講演題目

SiCのエピタキシャル成長機構と欠陥低減化技術

土田　秀一（電力中央研究所）

　4H-SiC パワー半導体素子の開発において、素子活性層を形成するために、SiC基板に対してエピタキシャル成長を行うことが要求される。エピタキシャル膜の高品質化やドーピング密度制御のためにCVDが実質的に唯一の方法となっているが、SiCパワー半導体技術の広範囲での実用化に向けてSiCエピタキシャルウェハの低コスト化や高品質化が大きな技術課題として残されており、大口径基板に対してエピタキシャル膜を高い均一度で、高速かつ低欠陥密度で形成するための技術開発が望まれている。本講演では、4H-SiCエピタキシャル成長の基礎と現状として、一般的なSiCエピタキシャル成長方法を解説するとともに、高い成長速度を得るための原料ガス種や結晶成長条件、ならびに大口径基板に対する膜厚やドーピング密度の高均一化技術を議論する。また、結晶欠陥評価の基礎と欠陥低減技術の現状として、放射光X線トポグラフィ、フォトルミネッセンスイメージング、DLTSによる結晶欠陥評価、ならびに4H-SiCエピタキシャル膜に含まれる結晶欠陥の構造、分類、起源を解説するとともに、エピタキシャル成長や後プロセスにおける各種結晶欠陥の低減手法を議論する。合わせて、結晶欠陥評価技術の最近の進展を紹介する。