大規模集積回路(VLSI)を構成するMOSトランジスタは，性能向上のため急激に微細化が進んでおり，現在ではゲート長約35nmのMOSトランジスタが量産されている．さらなる微細化を進めるためには，従来のプレーナ構造トランジスタを単に微細化するだけでは性能は向上せず，FinFETのような三次元構造デバイスからさらにはナノワイヤトランジスタへと構造が進化していくものと考えられている．FinFETあるいはナノワイヤチャネルの線幅が10nmを下回る領域にはいると，室温においても各種量子効果等が発現し，デバイス特性に大きな影響を与える．すなわち，将来のVLSIデバイスを設計するためにはナノデバイス物理の理解が必須であり，これらを積極的に利用した高性能デバイスの実現が望まれる．本講演では，シリコンナノデバイス中の物理現象について述べるとともに，VLSI向けトランジスタの将来動向について概説する．