NROMに代表されるMONOS(Metal-Oxide-Nitride-Oxide-silicon)型不揮発性メモリーはCMOSプロセス技術で製造できることから，マイコン混載用の不揮発メモリーに用いられてきた．近年はその優れたスケーラビリティを生かした大容量メモリーへの応用も進んでいる．高速書換えのためにMONOS型メモリーにChannel Hot Electron書込みBand-to-Band Tunneling-induced Hot Hole消去を用いた場合，電子と正孔は注入される位置が異なるため，書換え後に完全には再結合せず，空間的に離れて残る．これを電荷の局在と呼び，局在する電荷量は書換え回数と共に増加する．電荷が局在するとサブスレッショルド特性が劣化するため，書込み･消去時間が増加する．また，電荷が局在しているMONOS型メモリーを高温で放置すると，局在した電子と正孔がトラップ間を移動し，電荷の再分布が起こる．再分布した電子と正孔が再結合すると，リテンション特性が劣化するという問題がある． 本報告では，MONOS型不揮発性メモリーの高信頼化を目的に，MONOS構造内のトラップ分布の解析手法の確立とトラップの起源のモデル化，注入電荷の局在解消方法の提案を行う．アバランシェ注入とC-V測定を窒化膜の膜厚を変化させたMONOS構造キャパシタに行うことによって，電子及び正孔トラップの分布を解析した．その結果，電子はトップ酸化膜/窒化膜界面と窒化膜/ボトム酸化膜界面に捕獲され，正孔はこの両界面に加えて窒化膜バルク中にも捕獲されることが分かった．第一原理計算より，正孔トラップの起源は窒化膜中のSi dangling Bondであり，電子トラップの起源は3配位酸素とSiのボンドであると考えられる．電荷の局在解消方法として，窒化膜を従来のSi3N4からSi-rich silicon nitrideに置き換え，窒化膜に浅い電子トラップを導入することにより，電荷の局在が解消できる見通しを得た．