

「産業化に向かう集積化MEMS技術の先端開発動向」 —イントロダクトリートーク：集積化 MEMS 技術—

Introductory Talk: Integrated MEMS Technology

豊橋技術科学大学 ○石田 誠

Toyohashi University of Technology ○ Makoto Ishida

Email: ishida@eee.tut.ac.jp

「安心・安全な社会」の要請と「IT 社会」の進展により、「理想のユビキタス社会実現」が世界の重要な課題となっている。そのなかでも種々の情報を的確に取り入れる「センシング分野の進展」が強く望まれ、さらに必要な情報を取り出す「マイニング技術」、そしてその情報に応じて「行動」とつながる。ユビキタスセンサーネットワーク社会では、情報を取り入れるのみのいわゆる従来形センサではなく、センサ部分と信号処理、データの発信までを一体化したインテリジェントセンシングチップ(スマートセンサチップ)が必要となってきている。これを実現するのがセンサ/MEMSと集積回路の融合であり、理想的には1チップ化である。これはシリコン基板上に、LSI技術を用いて実現することになる

近年、CMOS技術やMEMS技術単独では実現しえない新しい機能と性能を実現した「集積化MEMSデバイス」が次々と市場に投入されている。MEMSとCMOS-LSIとの融合は、世界的潮流であるMore than Mooreの一つの解であり、その産業への貢献に対する期待も高まりつつある。これら集積化MEMS技術は、統合的設計技術、プロセス技術、実装技術、テスト技術、高信頼化技術などの重要な要素の研究開発に加えて、拡散しやすい本技術分野全体の取りまとめを戦略的かつ統合的に推進することが大変重要となってくる。産業化に向けて、活発な研究開発が進む集積化MEMSの各専門家が一同に会する機会を学会の場に設けることで、本分野の先端技術動向や、産業化に向けた課題と展望についての有益な意見交換と技術討論が行われるものと期待できる。

平成20年4月より、本学会の研究会として「集積化MEMS技術研究会」を立ち上げ、活動を開始してきた。これを機会に会員の皆様の参加と活動を支援することができればと期待しています。

集積化 MEMS のこれまでとこれから

Integrated MEMS from the past to the future

東北大工 田中 秀治

Department of Nanomechanics, Tohoku University Shuji Tanaka

tanaka@mems.mech.tohoku.ac.jp

集積化 MEMS とは、集積回路とモノリシックに一体化された MEMS (micro electro mechanical system) のことである。集積化 MEMS は、1970 年代から圧力センサとして開発され、特に微小容量の検出で威力を発揮した¹⁾。高感度化、高速化、そして何よりも実用化 (1 チップあたりの価格の低減) のために、MEMS は小さいことが重要であり、その小ささゆえに外部の電子回路への配線による寄生容量が決定的に問題である。1980 年代には、表面マイクロマシニング技術による集積化 MEMS が研究され²⁾、その成果は加速度センサや振動ジャイロの実用化に繋がり、現在、これらは自動車、携帯電話、デジタルカメラ、ゲーム機器などに幅広く用いられている。これらは集積化 MEMS による微小容量検出技術の到達点と言え、Analog Devices Inc. の振動ジャイロでは、静電容量変化の検出限界は 12 zF、振動子の変位にして実に 1.6×10^{-16} m に達している³⁾。

集積化 MEMS によって可能になったことのもう 1 つは、大規模アレイ化、特に 2 次元アレイ化である。これはマイクロミラーアレイデバイス、赤外線イメージャ、インクジェットプリンタヘッドなどのイメージングデバイスで具現化されている。最も代表的なものは、プロジェクタやマスクレス露光装置に用いられている Texas Instruments, Inc. の DMD (Digital Micromirror Device) であり⁴⁾、独立に動く 10~16 μm 四方の微小ミラーが実に 50 万~130 万個以上 (SVGA~SXGA 相当)、アレイ化されている。1 つ 1 つのミラーは静電気力によってデジタル的に傾くだけであるが、大規模アレイ化によって高精細な映像表示が可能になり、また、その小ささゆえに 2 μs と極めて高速に反応するので、時間分割で階調と色彩とを表現できる。大規模アレイ化の特長を生かした集積化バイオ MEMS の登場も期待されている。

微小容量検出、大規模アレイ化に続く第 3 の集積化 MEMS の必然性が高周波対応であり、携帯無線機器の発展にともなって、そのニーズは益々、顕在化している。可変容量、高周波スイッチ、バルク音響デバイス (高周波フィルタやクロック共振子) などの高周波 MEMS を高周波 CMOS と一体化することによって、パッケージングや実装のためのオーバヘッドを大幅に減らし、小形化が可能になるだけでなく、配線による寄生誘導子・容量を大幅に減らし、高性能化が可能になる。この用途では、MEMS と集積化される集積回路は高周波 CMOS、つまり最先端 LSI であり、最先端 LSI に適合した集積化 MEMS 技術の開発が必要である。最先端 LSI ウェハは高価である一方、高周波 MEMS は 1 素子あたり数百 μm 四方と比較的大きいので、チップ面積の有効利用のため高周波 MEMS は LSI の直上または直下に作る必要がある。また、バルク音響デバイスや振動型センサでは、材料の機械的損失が少ないこと (共振の Q 値が高いこと) が重要であり、Si に代表される単結晶または多結晶材料で MEMS を作らなくてはならない。これは未踏技術であり、More Moore と More than Moore の両方を追求する新しい集積化 MEMS の流れと言えらるだろう。

1) C. S. Sander *et al.*, *IEEE Trans. Elec. Dev.*, ED-27, (1980) 927

2) J. M. Bustillo *et al.*, *Proc. IEEE*, 86 (1998) 1552

3) J. A. Green *et al.*, *IEEE J. Solid-State Circuits*, 37 (2002) 1860

4) P. F. Van Kessel *et al.*, *Proc. IEEE*, 86 (1998) 1687

MEMS 等価回路モデルを用いた設計プラットフォーム

Design Platform based on equivalent circuits of MEMS devices

静大電研 橋口 原

Shizuoka Univ. Gen Hashiguchi

hasiguti@rie.shizuoka.ac.jp

はじめに：近年 LSI と MEMS を融合した、いわゆる集積化 MEMS の産業展開が本格化しつつある。集積化 MEMS の設計にあたっては、LSI 設計者と MEMS 設計者が密に連携し、予め LSI 回路と MEMS を含めたシステムとしての設計を十分にしておく必要がある。このような情勢の中、NEDO 高集積化 MEMS プロジェクト（ファイン MEMS プロジェクト）の 1 テーマとして、回路と MEMS を統一的に設計するための設計プラットフォーム開発を実施した。本講演ではその概略について紹介する。

プラットフォームの概要：本設計プラットフォームは、MEMS デバイスを電気等価回路表現することで、電子回路シミュレーターベースで設計できるように開発した。マイクロマシンセンターで開発した「MEMS - ONE」CAD を用いて MEMS のソリッドモデルを作成した後、Web ベースで提供される本プラットフォームへ展開すると、作成した MEMS の等価回路がネットリストの形式で提供される。そのネットリストを電子回路シミュレーターで解析すれば、作成した MEMS の応答をシミュレーションすることができる。本プラットフォームでは、機械部速度を電流、力を電圧に置き換える相似変換を行っているので、例えば MEMS の速度は、その機構部に相当する等価回路素子の電流を回路シミュレーターで表示することにより予測することができる。外力を入力することもできるので、センサーの感度予測なども可能である。我々は本プラットフォームをその機能から、「MEMS 等価回路ジェネレーター」と名づけている。

本プラットフォームの特徴 本プラットフォームは設計の汎用性を高めるため、機械系の自由度を 3 自由度まで拡大している。これに伴い、MEMS も 3 次元動作を表す等価回路モデルを採用している。また機械回路の合成は、グラフ理論による合成法を MEMS デバイスに適用して行っており、複雑な MEMS でも提供する MEMS コンポーネントを接続して表現できれば、機械回路も 3 次元のものが提供される。

IMEC's Strategy and Activity on MEMS

Philip Pieters
IMEC
Kapeldreef 75, 3001 Leuven, Belgium
Telephone: +32 16 281259, e-mail: philip.pieters@imec.be
www.imec.be


Abstract

IMEC is a world-leading independent research center in nanoelectronics and nanotechnology headquartered in Leuven, Belgium. IMEC does research on semiconductor scaling towards sub-32nm nodes, nomadic embedded systems, wireless autonomous transducer solutions, biomedical electronics, photovoltaics, organic electronics, GaN power electronics, and MEMS.

The MEMS activities at IMEC cover various types of MEMS technologies: (i) RF MEMS technologies, (ii) an above-IC MEMS integration technology based on poly-SiGe, (iii) energy scavenging MEMS, and (iv) biomedical MEMS developments. Next to these, IMEC works on technologies that allow to package, interconnect or integrate MEMS into systems: (i) a multilayer thin film (MCM-D) interconnect and integrated passives technology, (ii) wafer level MEMS capping technologies, and (iii) 3D interconnection and stacking technologies.

The main research and development strategy in these fields is to realize MEMS and MEMS packaging base-line technologies platforms. These base-line technology platforms are the starting point for performing new research projects aiming for the creating of new IP and know-how to extend the platform capabilities, but also allow the realization of application oriented projects. In such application oriented or so-called CMORE projects (“CMORE” refers to “more than CMOS”), IMEC can combine its CMOS processing capacities together with its MEMS, packaging and interconnect capabilities for the realization of innovative applications and small series production for customers.

An overview of these technology platforms, together with examples and basic results, will be discussed in the paper.



Pictures from top to bottom, left to right: RF-MEMS switch, 11MPixel above-IC MEMS micromirrors, vibration energy scavenger, thermal energy scavenger, wafer level MEMS packaging.

MEMS ファウンドリから見た集積化 MEMS 技術

Integrated MEMS technology from MEMS foundry point of view

富士電機システムズ株式会社¹ ○武居 正彦¹, 山下 悟¹ 富澤 浩¹, 後藤 崇¹

Fuji Electric Systems Co.,Ltd¹, Masahiko Takei¹, Satoru Yamashita¹ Hiroshi Tomizawa¹, Takashi Goto¹

<http://www.fesys.co.jp/>

富士電機システムズ(株)はバルクマイクロマシーン技術を核として、自社製品開発及びファウンドリビジネスを展開している。本稿ではバルクマイクロマシーン技術を中心として、MEMSファウンドリから見た集積化MEMS技術について紹介する。

バルクマイクロマシーン技術を応用した集積化MEMSは、裏面加工が必須となり結果として表面+裏面の両面加工を行うケースがほとんどである。本来MEMS加工装置は裏面加工をある程度前提とした装置となっているが、実際の加工の場面においては様々な課題がある。下記に特に両面MEMS加工を実施する際のキーテクノロジーについて列挙する。

①裏面加工時の表面へのダメージ防止 (搬送・加工・測定時のキズ防止や、エッチングなどの加工防止)

搬送機構の構造変更や表面への保護膜形成などによって、裏面加工時の表面へのダメージを防止する必要がある。しかしながらウエットエッチング (KOHなど) にて裏面加工の際には、耐アルカリ性のある表面保護膜が必要である。

②表面加工時の回路部分へのダメージ防止 (チャージアップやエッチングなど)

チャージアップによる回路へのダメージについては、エッチングやアッシング条件の最適化などが必要であるがアッシングにおいてはICにおいて実績のある装置・条件で回避が可能である。しかしICPによる深堀加工などでは、エッチング条件の最適化が必要である。

③加工中または加工後のPunch through 構造による加工条件・加工方法

Punch through 構造により真空吸着や裏面のHeガス冷却などを困難とするため、装置上及び条件にて対応が必要である。

④静電気や重金属汚染など加工環境による回路特性へのダメージ防止

当社を含めてアルカリ含有のガラス、AuやPtなどの重金属、KOHエッチャントなどを使用する工程がMEMSファウンドリには多く、集積化MEMSの加工時には、クロスコンタミネーションの防止策が必要である。

上記のような項目が集積化MEMSの加工において、従来の単体MEMSデバイスと比べ大きく異なる点であり開発すべき要素が必要となる理由でもある。またコストに着目した場合、集積化MEMSはその歩留まりが回路部分とMEMS加工部分の積となるため、非集積化MEMSに比べてより高歩留まりが要求される。従ってMEMSファウンドリから集積化MEMSを見た場合、MEMS構造は高歩留まりが期待出来る構造に対して適用する事が望ましいと考える。

一方当社としては今後益々増えるであろう集積化MEMSに対して、更なる技術力の向上を推進して様々なアプリケーションに対応出来る体制の構築を進めていく。

Integrated MEMS R&D using Foundry Service in Taiwan

台灣工業技術研究院 李 炯毅

Industrial Technology Research Institute of Taiwan(ITRI) Chiung-I Lee
cilee@itri.org.tw

Despite the requirements for micro sensors and actuators are diverse in size, performance, and cost. To short the R&D period and reduce the equipment burden are important issues especially for Taiwan's companies and researchers. CMOS (Complementary Metal-Oxide-Semiconductor) integrated MEMS (Micro Electro Mechanical Systems) devices possess the advantages of size miniaturization, improved sensitivity and electrical routing capability as well as the stable manufacture process conditions. The most famous products are Texas Instruments' micro-mirror device and Analog Device's accelerometer. If MEMS devices can be realized after standard CMOS process with simply post-process, the MEMS design house could have chance to take the advantages of IC foundries like IC design companies. There are several commonly used sensing and actuating mechanisms benefited by the integration with CMOS technology. Various fabrication approaches are introduced to realize the CMOS integrated MEMS devices. Examples including RF switch, tunable capacitor, capacitive accelerometer and condenser microphone are used to demonstrate the implementation of CMOS MEMS devices.

MEMS・センサと集積回路の統合化技術

Integration Technologies of MEMS, Sensor and Integrated Circuits

豊橋技術科学大学 ○高尾 英邦, 石田 誠

Toyohashi University of Technology ○Hidekuni Takao and Makoto Ishida

takao@eee.tut.ac.jp

集積化 MEMS 技術は、情報処理能力を有する CMOS エレクトロニクスと、現実世界で生じる様々な事象の変化に伴う物理エネルギーを扱えるマイクロ機械要素を統合化することが可能であり、従来の電子デバイスでは扱うことができなかった様々な物理現象を捉えるマイクロセンサシステムとしての実現が可能となる。また、集積回路の一体化により、1) 複合機能、大規模アレイ型センサの信号処理、2) SN 比の向上による高性能化、3) 情報処理・変調・伝送回路機能等の一体化、4) 低消費電力化 等の利点を得ることができる。産業化を視野に、集積化 MEMS の製造技術に目を向けると、それは、従来の CMOS や単独の MEMS デバイスの製造と比較して、非常に複雑かつ多くの課題を生じ得るものであることが分かる。上述の利点が、その課題解決に必要なリソース、もしくは集積化 MEMS がもつデメリットを十分打ち消せるだけの効果を発揮しない限り、とたんに CMOS と MEMS の集積化は現実解ではなくなってしまう。現時点においては、CMOS と MEMS の集積化は、産業化においてかなりハードルの高い技術であることを否めない。このハ

表1 CMOS との差異:MEMS 慣性センサのスケーリング効果

センサの性能ファクター	面積一定条件	縮小率一定条件
寄生ノイズ/検出容量比	k	1
消費電力(電圧1/k)	1/k	1/k ² (低電力)
チップ占有面積	1	1/k ² (低コスト)
単位入力検出感度	k ⁵	k
慣性センサ検出感度	k ⁵	1/k倍
検出感度/チップ面積	k ⁵	k ³ , k(慣性)
共振周波数, 応答速度	1/k ^{1.5}	k(高速化)

ードルを幾分下げると期待できるのが、「ポストCMOS マイクロマシニング」とよばれる製造技術の開発である。我々のグループでは、これまで10年以上の間、標準 CMOS と呼べる集積回路の基板に極力簡単なプロセスの追加で MEMS やマイクロセンサを集積化する技術の開発を行ってきた[1, 2]。この統合化技術を用いることで、例えば、各種の機械量センサや触覚イメージセンサを実現することができている。

一方で、将来、微細化技術が進むことを想定し、CMOS と MEMS が有する(本質的な)違いについて、十分留意しておくことが肝要である。表1は、MEMS の代表的センサデバイスの一つである慣性センサについて、そのスケーリング効果を論じたものである[3]。この結果は本来求めるべき性能(ここでは感度)が、CMOS とは異なり、スケーリングによって一概に向上するとはいえないことを示している。情報を扱う CMOS と、エネルギーを扱う MEMS の性質を上手く活かすことで、集積化 MEMS の特徴が生きるものと言える。

[1] H. Takao, M. Ishida et al., IEEE Trans. ED, **48**, 9, 1961-1968, 2001.

[2] H. Takao, M. Ishida et al., Proc. IEEE MEMS2008, 359-362, 2008.

[3] 高尾英邦, 3章 3.5 節, 次世代センサハンドブック, 培風館, 2008.

高信頼性化のためのスティッキング防止技術

Anti-sticking technology for high-reliable MEMS devices

¹ NTT マイクロシステムインテグレーション研究所, ² NTT アドバンステクノロジー株式会社

○ 阪田 知巳¹, 石井 仁¹, 町田 克之², 佐藤 康博¹

¹ NTT Microsystem Integration Labs., ² NTT Advanced Technology Corp.

T. Sakata¹, H. Ishii¹, K. Machida², Y. Sato¹

E-mail: sakata@aecl.ntt.co.jp

MEMS (Microelectromechanical Systems) と CMOS の集積化は、多種多様な情報を取り込む機能とそれを処理する機能を一体化する技術として、様々な分野に展開している[1]。集積化 MEMS デバイスを産業化していく上で信頼性の確保は必要不可欠である。信頼性を確保するためには、MEMS 特有の問題である液相処理に続く水洗後の乾燥時に起こる「プロセス時のスティッキング」と、プルイン時の局所溶接によって起こる「駆動時のスティッキング」の両スティッキングを同時に防止する技術が必須である[2]。この一つの解決策として、可動構造体や制御電極を疎水性で、且つ、絶縁性を有する薄膜で被覆することが挙げられる。この際に、CMOS プロセスとの親和性の観点から、MEMS プロセスの低温化が課題となる。これに対して、我々は、電着技術に着目し、疎水性・絶縁性薄膜の低温形成技術を開発してきた[3]。

本講演では、金からなる振動子と制御電極を有する振動 MEMS デバイスを一例として取り上げ[4]、このデバイスの制御電極を疎水性・絶縁性の有機薄膜で電着被覆し、両スティッキングを同時に防止した結果について述べ、集積化 MEMS デバイスの実用化に向けた信頼性確保に対する有効性を示す。

参考文献

- [1] K. Kuwabara, et al., Jpn. J. Appl. Phys., Vol.45, No. 9A, pp. 6849-6853 (2006). [2] J.-M. Kim, et al., J. Micromech. Microeng., Vol. 12, pp. 688-695 (2002).
[3] T. Sakata, et al., Jpn. J. Appl. Phys., Vol.46, No. 9B, pp. 6454-6457 (2007). [4] N. Sato, et al., Jpn. J. Appl. Phys., Vol.46, No. 9A, pp. 6062-6067 (2007).



MEMS デバイスのためのテスト技術

Testing Technology for MEMS devices

東京エレクトロン株式会社，MEMS事業開発部 渡部 彰一

Tokyo Electron LTD, MEMS Business Development Dept. Chi p Watanabe

chip.watanabe@tel.com



はじめに：小型 MEMS デバイスはその開発時代からいよいよ一般製品に搭載される時代になり、最近では加速度センサー等の慣性センサーがその具体的なアプリケーションを担う地位を見出し、盛んに搭載が始まっています。ここで必要となるのは、製品開発時のデバイス評価技術に加えて、量産時の品質保証・コスト削減等のための量産テスト技術です。本講演では、ウェーハテストによる検査の効果や重要性を整理し、MEMS デバイスならではの独自テスト技術をご紹介します。

1. ウェーハテストの意義と奨め

MEMS デバイスメーカーにとってその品質を市場で保証するためのファイナルテストは極めて重要です。しかしながらこれに加えて、そのコスト抑制のためのスクリーニング検査は、特に量産時には重要となってきます。その価値とは主に以下のものがあると整理できます。

不良品を後続の工程へ進めない

ウェーハレベルでの不良要因・歩留りを把握

製造プロセスへの早期フィードバック

シリコン工程と実装工程の不良分離

2. テスト手法と高度測定法

代表例として加速度センサーやジャイロスコープなどの慣性センサーについてそのテスト手法を考えます。加速度センサーにおいてはピエゾ抵抗型と静電容量型のものが代表的ですが、それぞれテスト手法は異なります。また、従来はスタティックテストが主流でしたが、近年になって前述の特性不良の早期摘出の要求から、ダイナミックテストを併用することが実用化されてきています。

-1 ピエゾ抵抗型デバイスのスタティックテスト

これは通常DCテストとも呼ばれ、形成された電気回路のショートオープンを検査する他、抵抗値や静止状態でのオフセット電圧を計測し検査することを言います。

-2 ピエゾ抵抗型デバイスのダイナミックテスト

自然界の物理量を実際に印加し、その抵抗値変化が正しく成されていることを検査するのが、ダイナミックテストです。

-3 静電容量型デバイスのスタティックテスト

静電容量型デバイスのスタティックテストは文字通り、錘の静止状態における静電容量を測定することですが、数フェムトファラッド(fF)と極微量の変化を精度よく測定する高度な技術が要求されています。

-4 静電容量型デバイスのダイナミックテスト

容量が変化することをセンサー出力とするデバイスですから、容量を時系列に変化させてその値をリアルタイムに測定することをここではダイナミックテストと呼んでいます。更に、変化する容量値を測定するに留まらず、共振周波数を計測したり、出力からQ値を計算するなど、微小な容量変化を捉えた上で波形解析を行う技術が求められています。

MEMS 技術のための封止技術

The sealing technology for MEMS

大日本スクリーン製造株式会社、技術開発カンパニー ○足立 秀喜

Dainippon Screen Manufacturing, co. Ltd. R&D ○Hideki Adachi


h. adachi@screen. co. jp

MEMS 技術における封止の必要性は信頼性などの観点からも重要な位置付けとなっている。More than Moore を目指す Integrated MEMS 技術では LSI と親和性の良い封止技術が必須となる。封止における一般的な基本技術について、Mechanical Space の形成方法と Integrated MEMS が必要とする封止技術の性能について説明する。また我々が開発を進めている転写成膜法 (STP : Spin Coating Transfer and hot Pressing) の基本プロセスと本方式による MEMS 封止実施例の紹介ならびに転写成膜実験装置を紹介する。

<参考文献>

K. Machida, H. Kyuragi, H. Akiya, and K. Imai, "Novel Global Planarization Technology for

Interlayer dielectrics Using Spin on Glass Film Transfer and Hot Pressing" J. , Vac. Sci. Technol. B16, pp. 1093(1998)



出典 NTT 研究所資料

MEMS 実装技術のためのステルスダイシング

Extended Abstracts; Advanced Laser Dicing Technology for MEMS – The Stealth Dicing –

浜松ホト¹, 浜松ホト² ○内山 直己¹, 熊谷 正芳²

Hamamatsu Photonics¹, Hamamatsu Photonics²

naoki-u@etd.hpk.co.jp

はじめに: これまでは別々の技術分野として議論されがちであった機械工学・電気・化学・光学・電磁力などの異種技術が、半導体製造プロセスのプラットフォーム上でマイクロマシニング技術として融合され、その技術が有する可能性の大きさに、世界が注目している。これらは主にエッチング技術の進展に伴い普及し、ウェーハにミクロな薄膜構造体や梁、中空構造体を精度良く、自在に形成できるようになった。これがMEMS設計者らのイメージーションを刺激し、さまざまなアイデアが創出され、新たな機能デバイスとして具現化され始めている。

マイクロアクチュエータやSiマイクロフォン、RF MEMS、光MEMSなど、MEMSデバイスは既にさまざまな分野で実用化が始まっている。それらの市場拡大に伴い、MEMSデバイスは高機能化、高付加価値化の追求以外に、生産性の向上や生産効率の改善という経営的な視点からも新たな技術革新を要求され始めている。ステルスダイシング技術は、「完全ドライプロセス」、「切削ロス=ゼロ」などの利点を有する、光（レーザ）を用いた全く新しいダイシング技術である。本講演では、MEMSのダイシング工程が抱える課題を例に挙げ、ステルスダイシング技術の原理やプロセス、特徴などを紹介し、さらにSi以外の材料に対応した新型ステルスダイシングエンジンの開発動向についても紹介する。


応用展開: Si以外の材料への適用の可能性

本講演では以下に挙げたMEMS材料に用いられるSi以外の材料へのSDの適用事例も紹介する。

- 1 ガラスウェーハ、サファイアウェーハ
- 2 SiCウェーハ
- 3 積層ウェーハ（3枚積層ガラスウェーハ、ガラス+Si積層ウェーハ、樹脂接合ガラスウェーハなど）

おわりに: 従来の砥石切削型ダイサーの代わりにステルスダイシング技術を導入することで、超純水の使用量を100%削減、汚水・廃液も100%削減、さらに消費電力を70%以上削減することが可能である。これはCO₂排出量に換算すればステルスダイシング装置1台につき17.7 CO₂-t/台/年の削減量に値する。これからの循環型社会に適した新世代の半導体製造設備として位置づけ、本技術の普及を目指している。

SD適用MEMSチップのSEM観察



MEMS: Micro Electro Mechanical System High-quality edge
Chip size: 2 mm × 2 mm Thickness: 300 µm