



光ニューロデバイス

久間 和生・太田 淳・光永 一正・小島 啓介・原 邦彦

三菱電機(株)中央研究所 〒661 尼崎市塚口本町 8-1-1

(1989年9月13日受理)

Optical Neural Devices

Kazuo KYUMA, Jun OHTA, Kazumasa MITSUNAGA, Keisuke KOJIMA and Kunihiko HARA

Central Research Laboratory, Mitsubishi Electric Corporation,
8-1-1, Tsukaguchi-honmachi, Amagasaki 661

1. はじめに

最近、生物の脳のすぐれた情報処理能力を模倣したニューロコンピュータの研究が盛んである¹⁻³⁾。これは、多数のニューロン(神経細胞)と呼ばれる素子で構成されたネットワークの配線結合パターン(シナプス結合パターンと呼ぶ)に着目した一種の超並列・超分散コンピュータで、現行のコンピュータが苦手とする処理能力、たとえば音声、手書き文字、画像などのパターン認識や連想機能を、潜在的にもっている。ニューロコンピュータの機能をより一般的に表現すれば、「認知すること(to cognize)」であるといえる。現行のコンピュータとニューロコンピュータの情報処理方式の違いは、現行のコンピュータでは演算装置と記憶装置が分離しているのに対して、ニューロコンピュータではそれらが一体化していることである。すなわち、ニューロコンピュータでは、記憶場の中で演算を行い、また演算場の中で記憶を行う。

ニューロコンピュータの研究には、脳や感覚器官のモデル化の研究、現行のコンピュータを用いた仮想ニューロシステムのロボテックスや文字認識、音声認識などへの応用研究などがある。しかし、ニューロコンピュータ研究の究極的目標は、高速処理、低コストな実用的なシステムを実現するための専用ハードウェアとその応用技術の開発であろう。ニューロコンピュータをハードウェア化する場合の一つの重大な技術的問題点は、ニューロン間を配線する膨大な書換え可能なシナプス結合をいかに実現するかである。

専用ハードウェアの研究には、現在、Si-LSI技術と光技術によるアプローチが並行して進められている。光技術を用いた方式は、光の空間並列性を利用して上述した技術的問題点を克服しようとする方法である。光ニューラルネットワークは、大別して、個別素子を用いた光ベクトル・マトリックス乗算器による方式と、ホログラフィ(実時間ホログラムを含む)による方式に分類される。本稿では、紙面の都合上、前者の方式の光ニューラルネットワークを構成するための光素子技術の現状について述べる。光ニューラルネットワークの基本的な解説は他の文献を参照して欲しい⁴⁻⁶⁾。

2. 光ニューラルネットワークと光素子

ニューラルネットワークモデル¹⁻³⁾は、大別して図1(a), (b)に示すフィードバック型とフィードフォワード型に分類されるが、これらのモデルを光技術を用いてハードウェア化するには、

- (1) ニューロンの入出力飽和特性(非線形応答)とその状態を表現する光ニューロン素子(光閾値素子)
- (2) ニューロン間のアナログ的重みづけを行う光シナプス結合素子(空間光変調素子)

が基本素子として必要とされる。光ニューラルネットワークは、これらの素子を用いて、図2に示すクロスバー方式の光ベクトル・マトリックス乗算器⁴⁾を用いることによって構成される^{7,8)}。最近、光ニューロン素子と光シナプス結合素子をスタック状に集積化することによって光ニューロチップの実現も検討されている⁹⁻¹²⁾。したが




図 1 ニューラルネットワーク・モデル
 (a) では入力用ニューロンと出力用ニューロンの区別はない。(b) では多層構造になっていて、入出力ニューロンが分離されている。




図 2 光ベクトル・マトリクス乗算器
 32×1のベクトルと32×32の行列との積を並列演算するシステムを表している。

って、アレイ化・3次元集積化に適した構造の光ニューロデバイスを開発することが重要である。

3. 光ニューロン素子 (光閾値)

光ニューロン素子としては、光電子ハイブリッド方式と全光方式が考えられる。光電子ハイブリッド素子は図3に示すように、受光素子と電氣的に動作する比較器および発光素子で構成される。3.1節では、この光電子ハイブリッド方式のニューロン素子を実現するのに重要

な1次元あるいは2次元アレイ光源の現状について述べる。全光方式のニューロン素子とは、光入力、光出力型の光スイッチ素子である。光ニューロン素子に要求される性能としては、低スイッチングエネルギー動作、高速スイッチング動作、高コントラスト比、入射光に対する低波長依存性、二次元アレイ化が可能なこと、低消費電力、低出力パワー等が挙げられる。現在までに報告されている代表的な全光スイッチ素子とそれらの諸特性を表1に示す。光ニューロコンピュータでは光スイッチアレイ




図 3 光電子ハイブリッド方式による光ニューロン素子

表 1 代表的な光スイッチ/光双安定素子の諸特性

	光出力	コントラスト比	スイッチングエネルギー	スイッチング時間	入力波長依存性	2-D
双安定半導体レーザー	>1 mW	>10 : 1	100 fJ	50 ps	小*	○
レーザー増幅器	>1 mW	5 : 1	1 fJ	200 ps	非常に敏感	×
光サイリスタ	100 μW	>100 : 1	26 fJ	1 ns	無	○
非線形エタロン	受動動作	8 : 1	600 fJ	200 ps	有	○
SEED	受動動作	4 : 1	~fJ/μm ²	>10 ns	有	○


* 共振モード波長に合わせた場合には、非常に小さな光エネルギーでスイッチング可能。

イが必要である。そのような観点から、現段階でアレイ化素子として最も安定に動作するのは、化合物半導体を用いた SEED と pnpn 光サイリスタ構造の素子である。3.2 節では、これらの素子の現状について述べる。


3.1 アレイ光源

アレイ光源には、LED や面発光レーザー (LD) などの能動素子を集積化する方式と、回折格子などを用いて 1 本のビームを多数本に分岐させる方式 (アレイリユミネータ) がある。

面発光レーザーには、回折格子結合型 DFB (distributed feedback)/DBR (distributed Bragg reflector) レーザー^{13,14)}、ファブリ・ペロー型レーザーと 45 度ミラーの集積化素子¹⁵⁾、垂直共振型レーザー^{16,17)}がある。図 4 (a) は筆者らが試作した回折格子結合型 MQW (multiquantum well)-DBR レーザーの構成図である¹⁸⁾。室温連続発振時において、閾値電流 38 mA、面発光出力 6 mW が得られている。回折格子結合型面発光レーザーの特徴は、2次元アレイが比較的容易に作製できること、高効率・高出力化が可能なこと、および出射ビームが扇状であるため図 2 に示す光ベクトル・マトリクス乗算に適していることである。垂直共振型レーザーは、最近室温連続発振が達成され¹⁶⁾、また 1.5 mA の低閾値が得られている¹⁷⁾。この面発光レーザーの特徴は高密度 2次元アレイ化が可能のため将来きわめて有望と思わ



(a) 回折格子結合型 MQW-DBR レーザー



(b) 回折格子結合型アレイリユミネータ

図 4 2次元アレイ光源

れる。いっそうの素子作製技術の向上が期待される。45度ミラーを用いた面発光レーザーの研究も活発で、マストラנסポート法により、112個の2次元アレイが報告されている¹⁵⁾。


アレイリユミネータは、素子自身の発熱が少なく、かつ比較的容易に 100×100 程度のファンアウト数が得られる利点がある。図 4 (b) は、光導波路にレーザー光を入射して、内蔵された多数の回折格子カップラによりレーザー光を面に垂直に取り出す素子の構成例である¹⁸⁾。ガラス基板上に形成されたフォトリソの2次元回折格子アレイにより 15×15 のアレイリユミネータが試作されている。また、位相型計算機プログラムにより、ファンアウト数 15×15、回折効率 65%、強度均一度 6% 以下のアレイリユミネータ報告例もある¹⁹⁾。

3.2 SEED


SEED (self electro-optic effect device)²⁰⁾とは、QCSE (quantum confined Stark effect)²¹⁾効果を利用した双安定光スイッチで、アンドープ AlGaAs/GaAs MQW 層を p 型 AlGaAs と n 型 AlGaAs でサンドイッチした pin PD と外部抵抗 R を直列接続した構造である。ここで外部電界がないとき、励起子吸収スペクトルと入射光の波長が一致しているとする。このとき、pin PD に逆電界を印加すると、QCSE 効果により励起子吸収スペクトルがシフトして、吸収が減少する。この状態で入射光を照射すると、光電流の増加→ R での電界降下の増加→pin PD への印加電界の減少→光吸収の増加→光電流の増加、の正帰還効果によって、光出力は“on”から“off”にスイッチされる。外部抵抗 R の代わりに PD を可変抵抗としてモノリシックに集積化したデバイスを図 5 (a) に示す²²⁾。吸収の大きな可視の制御光により、信号光 (赤外光) のスイッチングパワー P_s と応答速度 τ を決める。 $P_s=40 \text{ pW} \sim 470 \text{ }\mu\text{W}$ 、 $\tau=10 \text{ s} \sim 10 \text{ ns}$ が得られている。現在、6×6 のアレイが報告されている。また、制御光と信号光の位置関係によるスイッチングエネルギーやコントラスト比の詳細な解析も検討されている。

3.3 pnpn 光サイリスタ

AlGaAs/GaAs・pnpn 光サイリスタにおいて、アノードとカソード間に電圧を印加して、そこにあるレベル以上のパワーの光を照射すると、発生した光電流が正帰還効果で増幅され、“off”から“on”にスイッチされ、面発光出力が得られる²³⁻²⁵⁾。現在、スイッチングエネルギー 0.9 pJ、応答速度 20 ns、消費電力 2 μW が得られており、それらの2次元アレイ化も報告されている²⁴⁾。



(a) 外部抵抗を集積化した SEED の構成図



(b) 差動型光スイッチ素子の構成図

図 5 光スイッチ素子

ここでは、筆者らが考案した、図 5 (b) に示す差動型光スイッチを紹介しよう²⁵⁾。2 個の pnpn 光サイリスタが並列に接続され、さらに抵抗 R と直列に接続されている。いま、素子 A、B に、それぞれ P_A 、 P_B の光を入射すると、光パワーの大きいほうの素子が先にスイッチ“on”される。このとき、光サイリスタの端子間電圧は

低下するので、もう一方の素子ではもはや“on”できなくなる。この差動スイッチング動作はニューラルネットワークにおける興奮性と抑制性入力に対するニューロンの閾値処理に適用可能である。また、光入射したのち電的にスイッチングする新しい動作法を適用することによって、高感度化 (1 pJ の入力パワーの差の識別) が達成されている。

この素子の興味深い特性は、アノードとカソード間の電圧を切っても、数 μs 間は“on”状態が保持されるので、一定間隔でリフレッシュパルスを印加することにより、長時間“on”状態を記憶できることである。

4. 光シナプス結合素子 (空間光変調素子)

2次元並列光情報の強度や偏光パターンを、実時間で変調する機能をもつ空間光変調素子 (SLM: spatial light modulator) は、光ニューロン間を配線する光シナプス結合素子として不可欠なキーデバイスである。素子数 (解像度) 1000×1000 、フレームレート $10 \text{ kHz} \sim 1 \text{ MHz}$ 、コントラスト $10:1 \sim 1000:1$ 、ダイナミックレンジ 100 程度の性能をもち、光ニューロン素子との集積化に適した構造の SLM が必要である。表 2 に、現在までに報告された SLM の諸特性を示す。解像度、応答速度、コントラスト等すべての面で十分なものは得られていないことがわかる。以下、今後の発展が期待されるいくつかの方式の SLM の現状について述べる。

4.1 強誘電体液晶利用 SLM

液晶の電気光学効果を利用したさまざまな SLM が開発されている。現在実用化されているほとんどの液晶 SLM では、ねじれネマティック (TN) 効果が利用されている。たとえば、CCD による電気アドレス型 SLM では、CCD のクロック 20 MHz 、解像度 (ピクセル) 256×256 、コントラスト $100:1$ 程度のもが開発されている。ところが、通常用いられる液晶は、一般的に応

表 2 代表的な空間光変調素子の諸特性


素子	光学効果	コントラスト比	スイッチング速度 (s)	アドレス方式	ピクセルサイズ	アレイサイズ
CCD-液晶	複屈折	10^2	10^{-1}	電気	$20 \mu\text{m}$	256×256
強誘電体液晶	複屈折	10^2	$10^{-4} \sim 10^{-6}$	電気	$17 \mu\text{m}$	64×64
CCD-QCSE	吸収	10^1	10^{-10}	電気/光	$70 \mu\text{m}$	16×16
磁性体薄膜 (ファラデー効果)	複屈折	10^3	10^{-7}	電気	$76 \mu\text{m}$	128×128
マイクロチャンネルプレート	複屈折	10^3	10^{-2}	光	10 lp/mm	$16 \text{ mm}\phi$

答時間が ~ 10 ms と遅い欠点がある。


この問題点を解決するため、最近、強誘電体液晶の利用が考えられている。強誘電体液晶では、セル基板表面との相互作用を巧みに利用して、分極ドメインを発生させ、双安定状態を出現させている。外部電界によって、この自発分極をスイッチできる。強誘電体液晶の応答時間は、実測で最高 $3.6 \mu\text{s}$ が観測されている。近い将来、室温で $1 \mu\text{s}$ 、高温 ($\sim 70^\circ\text{C}$) で、 120 ns の応答時間を達成するのも可能であろう。また、電力消費 $10 \text{ W}/\text{cm}^2$ 、解像度 1000×1000 の SLM を想定すると、アドレス方式を工夫すると、フレームレート $\sim \mu\text{s}$ も期待できる²⁶⁾。現在、マトリックス電極アドレス方式によって、解像度 64×64 の強誘電体液晶 SLM の試作例が報告されている²⁷⁾。

4.2 半導体 MQW 空間光変調素子

図6(a)に AlGaAs/GaAs MQW 構造の QCSE 効果を用いた変調器と CCD を組み合わせた SLM の構成図を示す²⁸⁾。各ピクセルへの電界印加は、CCD に蓄積さ



(a) AlGaAs/GaAs MQW 空間光変調素子の構成図



(b) Si/PLZT 空間光変調器の構成例

図6 空間光変調素子

れた電荷を用いて行っている。したがって、入射レーザー光は、CCD に蓄積された電荷の量に応じて、空間的に光強度変調される。現在、CCD のクロック 500 kHz 、解像度 16×16 、コントラスト $1.45:1$ の SLM が報告されている。コントラストが低いことが欠点であるが、QCSE を利用した他のデバイスでは $8:1$ のコントラストが報告されており²⁹⁾、今後の改善が待たれる。AlGaAs/GaAsあるいは InP/InGaAs-MQW の QCSE は潜在的に 100 ps 以下の高速応答速度を有しているため、本方式は超高速 SLM として期待されている。また、発光、受光素子とモノリシック集積化が可能なども利点である。

4.3 Si/PLZT 空間光変調素子

現在開発中の Si/PLZT 構造の光アドレス型 SLM の1素子分の構造を図6(b)に示す³⁰⁾。PLZT ($\text{Pb}_{0.9}\text{La}_{0.1}[\text{Zr}_{0.65}\text{Ti}_{0.35}]_{0.975}\text{O}_3$) セラミックス基板の上に、CVD 法によってポリシリコンを成長した後、 Ar^+ レーザーアニーリング技術により、これを再結晶化する。このシリコン薄膜上に、光検出器と PLZT に電圧を印加するための駆動回路が形成される。したがって、入射光強度に応じた電圧が PLZT に印加される。PLZT は電気光学効果を有しているので、結局読出し光の偏光状態が変調される。現在試作されている SLM の解像度は 2×2 と小規模であるが、将来 1000×1000 素子、 10 kHz 応答、ダイナミックレンジ 1000 の SLM の実現を目標としている。

光アドレス型 SLM のほか、マトリックス電極による電気アドレス型 SLM の開発も並行して進められている。

4.4 空間変調機能付受光素子

空間変調素子と受光素子の機能を兼ね備えた新しい Si 光電子機能素子とその集積素子が提案されている。図7に素子構造を示す³¹⁾。ポリシリコンゲート MOS 構造の受光素子と光電流取出し用 pn 接合ダイオードで構成さ






図7 空間光変調機能付受光素子の構成図



(a) 素子構造図

(b) 外観写真

図 8 GaAs 光ニューロチップ

れている。Si の表面に形成される空乏層厚 (光受光層) はゲート電圧によって変化するので、光検出感度にしたがって誘起される光電流は光強度とポリシリコンゲート電圧の積に比例する。実験結果によれば、応答速度 10 ns, ダイナミックレンジ 20~30 dB が得られている。この素子はプレナ構造であるので、2次元アレイ化も容易である。この場合、シナプス結合パターンは外部から各素子に印加するゲート電圧によって書き換えることができる。このほか、類似した機能をもつ素子として、双極性 PD と MOS トランジスタを組み合わせた集積素子が提案されている³²⁾。

5. 光ニューラルネットワークの集積化

ここでは、光ニューロチップの構成例について紹介する。現段階では、まだ小規模で簡単な機能のチップの報告例しかないが、上述した光ニューロデバイスの特性向上により、今後大規模、高機能な光ニューロチップの実現が可能である。

5.1 ニューロチップ

図 8 に筆者らが試作したニューロチップの素子構造 (a) と、LSI パッケージにマウントされたチップの外観写真 (b) を示す¹¹⁾。32 素子の線状の LED アレイ、32×32 素子のマトリックス状の固定光学マスク (光シナプス結合素子)、32 素子の線状の PD アレイを、8mm 角の GaAs 基板状に層状構造に集積化した構造のベクトル-マトリックス乗算器である。光学マスクの中には、相互結合型ニューラルネットワークモデルに従って、3 個の完全情報 (この場合は文字 A, J, E) が分散記憶されている。このチップの結晶成長には、単原子層の膜厚 (〜数 Å) 制御が可能な分子線エピタキシャル (MBE)

法を用いているので、各素子の特性はきわめて均一である。チップ内での LED の発光強度分布は 5% 以下である。

この光ニューロチップを用いた連想光ニューラルネットワークの基本構成図を図 9 に示す。不完全な入力文字情報を 32 素子の LED アレイの点滅状態として入力すると、図 9 に示す光電子フィードバック回路によって、入力不完全情報 (ベクトル) と分散記憶された完全情報 (マトリックス) との乗算と閾値処理が反復演算され、




図 9 光ニューロチップを用いた連想光ニューラルネットワークの基本構成図




図10 固定マスクをSLMで置き換えたダイナミック光ニューロチップの構成概念図(上)と光閾値発光素子アレイを用いた双方向に光結合を行う全光ニューロチップの構成概念図(下)

入力不完全情報に最も近い情報が完全情報として出力される。現在、処理速度は数100 ns~1 μ sであるが、今後構成光素子を最適設計することにより、100~1000倍高速化が可能であろう。また、ニューロン数を増加した大規模光ニューロチップの開発や固定光学マスクを前章で述べたSLMで置き換えたプログラマブルな光ニューロチップの開発も必要である。チップ自身で学習が可能な後者のダイナミック光ニューロチップの構成概念図を図10上に示す。また、図10下は、閾値素子に光ニューロン素子を用いた全光ニューロチップの構成概念図を示している。

5.2 光技術を補助手段に用いたネットワーク

ニューロチップの研究には、光技術利用方式のほかにLSI技術によるアプローチがある。たとえば、CMOS技術を用いたデジタルニューロチップの試作例や、 α -Si

の抵抗値やCCDに蓄積された電荷の大小でシナプス結合の強弱を表現したアナログニューロチップの試作例が報告されている。


図11(a)は、 α -Siアレイの抵抗値を光制御するニューロチップの構成例を示している³³⁾。 α -Si薄膜は、クロスバー構造に蒸着された金属ストリップアレイと透明電極ストリップアレイにサンドイッチされている。 α -Siは光伝導性を有するので、SLMを透過した2次元光情報によってその抵抗値が空間的に変調され、シナプス結合の重みづけが達成される。この手法によって、ニューロン数120の相互結合型連想ニューラルネットワークが報告されている。さらに、素子構造を変形した α -Si薄膜チップを試作して、学習機能をもつ階層型ニューラルネットワークへの応用も進められている³⁴⁾。

図11(b)はCCDを用いた相互結合型連想ニューラルネットワークの構成例である³⁵⁾。シナプス結合行列は、2次元CCDアレイ上にSLMを透過した空間光情報を照射し、CCDの各井戸に光強度に対応した電荷を誘起、蓄積することによって得られる。これらの電荷は、逐次1次元のANDゲートの端子Aに転送され、その出力はアキュムレータで時間積分される。アキュムレータ出力は閾値処理された後、ANDゲートの一方の端子Bに帰還される。この連想ニューラルネットワークを、クロックレート10 MHz、解像度1000 \times 1000のCCDを用いると、理論的にニューロンの状態更新速度 10^{-4} sが得られる。しかし、このニューロチップは現在提案のみで、実験の報告例はない。


図11(a)、(b)のニューロチップは、いずれも現状の光電子技術で実現可能であるが、シナプス結合行列を書き込むSLMをいかに実装するかが一つの技術的問題になると思われる。

6. おわりに

本稿では、次世代情報処理技術として注目されているニューロコンピュータを光技術を利用して実現するのに不可欠な光ニューロデバイスの現状について述べた。数年前までは、空間光変調素子にしろ光スイッチ素子にしろ、どのような素子構造が適しているのか、またどのような材料開発が必要なのかまったく不透明であったが、上述したように、最近の研究の進歩によって、徐々に明らかになりつつあるように思われる。研究・開発課題は山積みされているが、光ニューロコンピュータシステムが実現したときの社会に与えるインパクトは計り知れない。今後のいっそうの発展が期待される。



(a) α -Si の抵抗値



(b) CCD に誘起される電荷量を光制御する

図 11 光技術を補助手段に用いたネットワーク

文 献

- 1) 甘利俊一: 神経回路網モデルとコネクショニズム (東京大学出版, 東京, 1989).
- 2) D. E. Rumelhart, J. L. McClelland and the PDP Research Group: *Parallel Distributed Processing*, vols. I, II (MIT Press, Cambridge, 1986).
- 3) 相原一幸: ニューラルコンピュータ (東京電機大学出版会, 1988).
- 4) 久間和生: bit, **21** (1989) 1502.
- 5) 武田光夫: 情報処理, **29** (1988) 984.
- 6) 久間和生: 応用物理, **57** (1988) 1522.
- 7) N. H. Farhat, *et al.*: Appl. Opt., **24** (1985) 1469.
- 8) J. Ohta, *et al.*: Appl. Opt., **28** (1989) 2426.
- 9) N. H. Farhat: Appl. Opt., **26** (1987) 5093.
- 10) 久間和生, ほか: 電子情報通信学会, CPSY 88-14 (1988).
- 11) J. Ohta, *et al.*: Int. Joint Conf. Neural Networks, II-477, Washington D. C., (1989).
- 12) 臼井支朗, 米津宏雄: 応用物理, **57** (1988) 668.
- 13) K. Kojima, *et al.*: Appl. Phys. Lett., **50** (1987) 1705.
- 14) K. Mitsunaga, *et al.*: Appl. Phys. Lett., **50** (1987)

- 15) Z. L. Liao and J. N. Walpole: Appl. Phys. Lett., **46** (1985) 115.
- 16) F. Koyama, *et al.*: Appl. Phys. Lett., **55** (1989) 221.
- 17) J. L. Jewell, *et al.*: IOOC, 8B2-6, Kobe (1989).
- 18) M. Takeda and T. Kubota: Optical Computing Topical Meeting, Salt Lake City (1989) p. 164.
- 19) M. R. Taghizadeh, *et al.*: Appl. Phys. Lett., **54** (1989) 1492.
- 20) D. A. B. Miller, *et al.*: IEEE J. Quantum Electron., **QE-21** (1985) 1462.
- 21) D. A. B. Miller, *et al.*: Phys. Rev. B, **32** (1985) 1043.
- 22) D. A. B. Miller, *et al.*: Appl. Phys. Lett., **49** (1986) 821.
- 23) G. W. Taylor, *et al.*: J. Appl. Phys., **59** (1986) 596.
- 24) K. Kasahara, *et al.*: Appl. Phys. Lett., **52** (1988) 679.
- 25) K. Hara, *et al.*: Electron. Lett., **25** (1989) 433.
- 26) K. M. Jonson, *et al.*: Spatial Light Modulators and Applications Topical Meeting, South Lake Tahoe (1988) p. 74.
- 27) N. Collings, *et al.*: *ibid.* (1988) p. 142.
- 28) K. B. Nichols, *et al.*: Appl. Phys. Lett., **52** (1988) 1116.
- 29) G. D. Boyd, *et al.*: Appl. Phys. Lett., **50** (1987) 1119.
- 30) J. H. Wang, *et al.*: Spatial Light Modulators and Applications Topical Meeting, South Lake Tahoe (1988) p. 124.
- 31) C. C. Sun, *et al.*: IEEE J. Quantum Electron., **QE-25** (1989) 896.
- 32) 米津宏雄: bit, **21** (1989) 1550.
- 33) C. D. Kornfeld, *et al.*: IEEE 2nd Int. Conf. Neural Networks, II-357, San Diego (1988).
- 34) R. C. Frye, *et al.*: Int. Joint Conf. Neural Networks, II-477, Washington D. C. (1989).
- 35) A. Agranat and A. Yariv: IEEE 1st Int. Conf. Neural Networks, III-403, San Diego (1987).