

# 解説

## 光コンピューティングシステム

北山研一

NTT 伝送システム研究所 T238-03 横須賀市武 1-2356

(1991年6月5日受理)

### Optical Computing Systems

Ken-ichi KITAYAMA

NTT Transmission Systems Laboratories,  
1-2356, Take, Yokosuka 238-03

#### 1. はじめに

コンピュータの応用分野の急速な拡大によって、コンピュータの処理・計算能力の飛躍的向上には、絶え間ない要請がある。しかしながら、VLSI の配線における面積と帯域の限界は、単体プロセッサの性能の伸びの鈍化に現れ出している。このような背景とプロセッサの価格低下も相まって、並列処理への期待が高まっている。一方、光の魅力は、データチャンネルとしての超並列性と広帯域性、光素子の超高速性にある。光コンピュータは、このような並列マシンへのブレークスルーを、成熟しつつある光技術で現実のものにしようとするものであり、従来のコンピュータとは全く異なる革新的なアーキテクチャ、並列演算アルゴリズムに基づくものになるかもしれない。その究極の姿は、コンピュータ内の通信のみならず、基本的な機能であるデータの処理・蓄積もすべて光によって行う、いわゆる全光型の光コンピュータであろう。

本論文では、「何故、光なのか？」について考察し、光コンピュータの研究のいくつかのシナリオについて述べる。また、専用光プロセッサおよび汎用光コンピュータの研究の具体的な例として、画像論理代数 (ILA) に基づく専用並列光プロセッサ<sup>1)</sup>と、規則的空間光配線網を基本とする汎用並列光コンピュータ<sup>2,3)</sup>について解説する。

#### 2. 光コンピュータ研究のシナリオ

##### 2.1 何故、光インタコネクトなのか？

現状のコンピュータでは、スイッチング速度 5 ps の


トランジスタも、システム・クロックでは 1/100~1/1,000 に低下する<sup>3)</sup>。この原因は、電気配線における信号の伝播遅延、配線の帯域制限、電磁的誘導等に起因している。また、LSI チップに占める電気配線の面積とピン数の不足は、高集積化を妨げる要因になっている。光インタコネクトはこの問題を解決する有力な手段である。では、光インタコネクトをどのように適用すればよいのか、またどのような形態が望ましいのかを、以下に述べる。

##### 2.1.1 電気配線 vs. 光インタコネクト

消費エネルギーの観点から、両者の利害得失を考察する。光インタコネクトでは、光電変換用の受光素子と発光素子の駆動と、受光素子と入力ゲートの浮遊容量を充電に電力が消費される点では電気配線と大差はないが、途中の線路の浮遊容量の充電が不要な点が電気配線との根本的な相違である。そのため、高速化が進むにつれて線路長が短い場合にも、光インタコネクトが有利になってくる<sup>4,5)</sup>。図 1 には、電気配線と光インタコネクトの消費エネルギーが等しくなる線路長で定義されるブレークイーン線路長  $L_b$  と、信号の立ち上がり時間の関係を示す。 $L_b$  より上の部分が、光が有利になる領域、下が電気の領域である。プロセスルールがサミクロノーダになると、ブレークイーン線路長は長くなるので、光が優位性を發揮するのはより高速領域になる。

##### 2.1.2 自由空間 vs. 導波路

ここでいう光インタコネクトは、光を伝播する、曲げる、集める、分ける、重ねるという受動的な機能に限ることとし、媒体として導波路、自由空間、平面光学素子を取り上げ、それぞれの機能、特徴および問題点を比較

図1 ブレークイープン線路長と応答時間<sup>5)</sup>

検討する<sup>6)</sup>。表1は三つの媒体の機能、特徴をまとめている。導波路は、精密な位置合わせは不要であるが、他に比べて配線密度を上げることが難しい。一方、自由空間では光ビームの高精度な方向制御を要するが、高密度な配線ができ、配線のパターンも可変である。またスケールダウン効果でレンズの収差は減少するので、マイクロオプティクスが有望である。最近、提案された平面光学素子<sup>7)</sup>は、図2に示すように、自由空間の代わりに平板スラブ内に光を伝播させ、面の上下に作り付けたフレネルレンズ等の光学素子で光を制御するものである。この方法は自由空間と導波路のハイブリッド的な方法で、今後の技術の進展が期待される。以上の比較より、超並列性を重視すれば自由空間と平面光学素子の両者が有望であるが、現状でより技術的な成熟度が高い自由空間の光インタコネクトに焦点を絞って、以下の議論を進める。

## 2.2 何故、光素子なのか？

次に、光インタコネクトばかりではなく、光による処理・蓄積を行うためには、光素子の可能性を見てみる必要がある。図3には、光論理素子あるいは光メモリの候補となるいくつかの光素子の応答時間と消費エネルギーを比較している。応答速度で、超高速領域I、高速領域II、低速（超並列）領域IIIに分けてある<sup>8)</sup>。10 ps以下の超高速領域Iでは、有機材料やガラス材料等の光素子




図2 平面光学素子

以外に候補は見当たらない。また 100 μs 以上の低速領域IIIでは、フォトリソフローラ、液晶等の光素子が、高分解能でかつ消費電力も低いので、超並列処理に有利である。高速領域IIは半導体素子の領域である。代表的な光半導体素子には、MQWの量子閉じ込めシユタルク効果を利用した非発光・光変調器型のSEED<sup>9)</sup>、光サイリスタと発光素子を組み合わせたVSTEP<sup>10)</sup>、光トランジスタと発光素子のPPM<sup>11)</sup>等がある。この領域では、電子素子+光インタコネクトか光素子+光インタコネクトの選択になるであろう。集光系との整合をとるために、表2に示すように EO/OE 変換素子の寸法は数 μm から 10 数 μm になるので、LSI 論理ゲートとのモノリシック化を考えると、集積度は一挙に半分以下に低下する。また、EO/OE 変換素子の帯域制限による信号劣化や、余分な電力の消費も免れない。さらに、Si 基板上に化合物半導体を集積化する技術は、まだ実用レベルには程遠い。このような理由から、光素子+光インタコネクトが、将来光素子技術の進展と共に重要な役割を果たすであろう。

光半導体素子ではどの程度の素子の2次元集積化が可能であろうか。集積度は、光の回折と素子寸法の関係とチップの冷却能力に依存する。回折の影響は、表2により、レンズの場合には回折による問題は生じないので、

表1 素子・媒体による分類

素子・媒体	必要な機能	長 所	短 所
導波路	点間の導波	位置合せ不要、小型	固定配線、高製作精度、低配線密度
自由空間	方向制御、結像	可変配線、高配線密度、スケールダウン効果（レンズ収差）	精密位置合せ、波長安定化
平面光学素子	導波、結像	半可変配線、高配線密度ロゴ的組立て、経済化	高製作精度、機能限定、波長安定化




図 3 光素子の応答時間と消費エネルギー

表 2 レンズと素子寸法 (波長: 1 μm)

レンズ種別	レンズ	マイクロレンズアレイ
素子寸法	$5 \times 5 \mu\text{m}^2$	$> 18 \times 18 \mu\text{m}^2$
集積度	$10^3 \times 10^3$	$300 \times 300$

素子の作製限界まで集積度を上げられる。 $10^3 \times 10^3$  のアレイを  $1 \text{ cm}^2$  の基板で実現するためには、素子の寸法は

$5 \mu\text{m}$  角になる。一方、マイクロレンズアレイでは光学系の構成上、素子とレンズの間隔を 1 mm 確保するすれば、素子寸法の最小寸法は  $18 \mu\text{m}$  角になり、素子数は  $1 \text{ cm}^2$  当たり約  $300 \times 300$  が限界となる。また、消費エネルギーの観点からは、できるだけ小型化することが望まれる。もし、現状の pJ レベルから fJ に低減することができれば、 $10^5 \sim 10^6$  個の素子の冷却も不可能ではないであろう。これは素子に対する極めて過酷な要求か

表 3 光コンピュータ実現の三つのシナリオ

	シナリオ I	シナリオ II	シナリオ III
種別	専用プロセッサ	汎用コンピュータ	汎用コンピュータ
目的	画像処理	計算能力の飛躍的向上	計算能力の向上
データ様式	2次元・2値パターン	時系列・2値	時系列・2値
演算方法	完全並列処理、SIMD・構造可変パイプライン方式	パイプライン方式	逐次直列処理、SISD
演算体系	画像論理代数	ブール代数	ブール代数
回路設計方法	2次元ランダム配線論理	PLA+双対論理、計算機折り紙	ランダム配線論理
光学的構成			
光のメリット	超並列性	超高速性	広帯域性
キー技術	画像クロスバスイッチ	規則的光空間インタコネクト網	光インタコネクト、光ディスクメモリ
Strategy	光論理ゲートの2D高密度化 →低消費電力化(低速)	光論理素子ゲートの2D高速化 (高消費電力)	光電ハイブリッド LSI論理素子ゲートとEO/OEの集積化
空間可変性	空間可変	空間不变	—
その他			
タイムスケジュール	長期的	長期的	短期的
応用	画像処理、LSI・CAD、 多次元科学技術計算	科学技術計算、記号処理	科学技術計算、記号処理

もしれないが、光半導体論理ゲートがやはり高速・超並列処理には不可欠であるという認識に立ち、希望を込めた数字として敢えてここに掲げておく。

### 2.3 光コンピュータ実現のシナリオ

以上の議論を整理すると、光コンピュータの実現には表3に示すように、三つのシナリオが考えられる。長期的な研究目標としてのシナリオⅠ、Ⅱと近未来のシナリオⅢである。

## 3. 画像論理代数 (ILA)に基づく専用光並列プロセッサ

### 3.1 演算体系

パターン処理を目的として、新たに考案された画像論理代数 (image logic algebra, ILA) なる演算体系<sup>1)</sup>について述べる。ILAは従来の符号置換論理<sup>12)</sup>、光アレイロジック<sup>13)</sup>、2値論理代数<sup>14)</sup>等の代表的な並列論理方法を包含する演算体系である。

#### 3.1.1 画像とNCPの定義

ILAが対象とする画像は、空間的に離散化され、画素値が0または1の2値画像である。演算用パターンとして、図4のようなNCP (neighborhood configuration pattern) を新たに導入する。

#### 3.1.2 画像論理代数の基本演算

画像に対する七つの演算、論理積、論理和、否定、シフト、extended erosion、dilation、テストと、NCPに関する四つの演算、論理積、論理和、否定、シフトからなる。Extended erosion、dilationは数理形態学<sup>15)</sup>の演算に基づいており、それぞれパターンの収縮、膨張を行う。図5は、extended erosionの例である。

### 3.2 システムアーキテクチャ

ビットプレーン上の全画素のデータをそれぞれ格子点に配置したプロセッシングエレメントに割当て処理する完全並列型で、かつ一つの命令ですべての画素のデータ




図4 NCP (neighborhood configuration pattern) の表記法。\*: Don't care

図5 Extended erosion の演算例。  
⊗ は extended erosion.




図6 画像論理代数 (ILA)に基づくシステムアーキテクチャ

に対して同時に処理できる SIMD (single instruction stream-multiple data stream) の演算方法を採用する。図6は、その光プロセッサのアーキテクチャである。光インタコネクションの超並列性という長所を生かし、複雑な処理に不向きな光機能素子の弱点を補う工夫がなされている。いくつかの単純機能の光並列演算モジュールと並列アクセス可能な光メモリを、光ルーティング網で接続している。最も自由なデータのルーティングを行うために、すべてのモジュールとメモリ間に接続路を設け、接続路を動的に変化できる完全結合型の画像光クロスバスイッチを採用している。特徴は、2次元データが光ビームの形で空間を伝播し、全処理過程を通してビットプレーンの情報は2次元のまま処理されることである。これによって、完全並列的に、構造可変なパイプライン処理が実現できる。

### 3.3 光学的構成方法

#### 3.3.1 光学系

図7は本光プロセッサの概念図である。図中の太線および破線は、それぞれ2次元画像とシステム制御信号の流れを示している。画像光クロスバスイッチは空間光スイッチで、例えば多重結像系と点光源アレイの組み合わ




図 7 専用光並列プロセッサの光学系

せで構成できる。各プロセッサモジュールは、上記の基本的な演算の特定の一つを実行する単純機能型である。使用目的に応じて、image casting や多重結像系等のモジュールを追加すれば、より専用性を高められる。

### 3.4 処理能力の評価

#### 3.4.1 プロセッサ全体のサイクル時間

プロセッサ全体のサイクル時間を見積もる。サイクル時間  $T_{\text{proc}}$  は次式で表される。

$$T_{\text{proc}} = (T_{\text{in}} \text{ or } T_{\text{mem}}) + T_{\text{mod}} + T_{\text{xb}} + T_{\text{pro}}$$

$T_{\text{proc}}$ : プロセッサ全体のサイクル時間

$T_{\text{in}}$ : 入力インターフェスの応答時間

$T_{\text{mem}}$ : バッファメモリのアクセス時間

$T_{\text{mod}}$ : プロセッサモジュールの応答時間

$T_{\text{xb}}$ : 画像光クロスバスイッチの応答時間

$T_{\text{pro}}$ : プロセッサモジュールとメモリ間の信号伝播時間

プロセッサモジュールの応答時間  $T_{\text{mod}}$  は、近似的に 1 段の光論理ゲートのスイッチング時間  $T_{\text{sw1}}$  に等しくなる。画像光クロスバスイッチの応答時間  $T_{\text{xb}}$  はスイッチの応答時間  $T_{\text{sw2}}$  となり、入力に要する時間  $T_{\text{in}}$  または  $T_{\text{mem}}$  は、仮に光論理ゲートのスイッチング時間  $T_{\text{sw1}}$  に等しいとする。信号伝播時間  $T_{\text{pro}}$  は他の応答時間に比べて無視できるので、

$$T_{\text{proc}} \sim 2T_{\text{sw1}} + T_{\text{sw2}}$$

と近似できる。画像光クロスバスイッチに空間光変調器を用い、光論理ゲート素子に高速光半導体素子を用いた場合には、 $T_{\text{sw2}} \gg T_{\text{sw1}}$  であるから、

$$T_{\text{proc}} \sim T_{\text{sw2}}$$

となり、プロセッサ全体のサイクル時間は、ほぼ画像光クロスバスイッチで律束される。

#### 3.4.2 システムの処理能力

1 TFLOPS という 21 世紀初頭のスーパーコンピュータの目標値を越えることは可能であろうか。いま仮

に、浮動小数点演算 (FLOPS) を実行するのに必要な論理演算を、AND 演算換算で 100 回とし、並列度を  $10^3 \times 10^3$  とすると、1 TFLOPS を達成するのに必要なプロセッサモジュールの応答時間は 10 ns となる。3.4.1 の議論から、プロセッサ全体のサイクル時間で 10 ns を維持するには、画像光クロスバスイッチにもこれと同等の応答時間が要求されるが、現状の強誘電体液晶空間光変調器では、空間分解能は満足されるが、応答速度がたかだか 50  $\mu$ s で不足である。一方、MQW, 有機非線形材料、ガラス等は消費電力は高いが、ps オーダーの超高速を有し、しかも広い面積を確保できるので、将来的には超高速の画像光クロスバスイッチとして有望である。また、ルーティングを減らしスイッチングのボトルネックを防止し、プロセッサモジュールの数を増やして多機能化するなどの、応用に特化したシステム構成、プログラミング技術も必要である。

## 4. 規則的空間光配線網に基づく光汎用コンピュータ

### 4.1 システムアーキテクチャ

AT & T で開発されている汎用ディジタル光コンピュータのアーキテクチャを図 8 に示す<sup>2,3)</sup>。同一の 2 次元光論理ゲートアレイを多段に並べ、入出力間は帰還回路で結ばれている。論理ゲート間を規則的なパターンの空間光配線で接続して、次節で述べるプログラマブル論理アレイ (PLA) を構成している。光線はアレイの面に対して垂直方法で伝播する。空間光配線には、パーフェクトシャフル網等の規則的な網構成を用いる。

演算の実行形態は SI (single instruction) 型、駆動方式はパイプライン型のデータ駆動方式である。入力データは、時系列的に走査され光論理ゲートアレイに入力され、各段のゲートアレイでは、流れてくるデータに対して同一の処理を実行する。図 8 におけるデータの流れは




図 8 規則的空間光配線網に基づくシステムアーキテクチャ

次のようになる。データは、上段の横1行の論理ゲート列に入力され処理される。その出力は、光配線網によって隣接する論理ゲートアレイの決められた特定の位置の論理ゲートに入力され、順次処理を繰り返し出力アレイから出力される。得られた出力は入力側に帰還され、1行下の論理ゲート列に入力され異なる演算処理が順次実行される。この間に処理を終えた上の行の論理ゲートには新しい入力データが入り、同一の処理がパイプライン方式で実行される。並列処理の観点からは、データは時系列的に入力されるが、光配線網の空間的な並列性を利用していている点では並列処理といえる。本光学系は、規則的な光配線網を基本としているので、一様な光論理素子アレイと簡単な光学部品で光学系が構成でき、大規模システムへの拡張が容易で、フォールトトレラントなシステム設計ができるなどの利点があるが、論理ゲートの稼働率は低い。

#### 4.2 光学的構成方法

##### 4.2.1 プログラマブル論理アレイ (PLA)<sup>16)</sup>

PLA は、2入力・2出力の論理ゲートに変数とその否定を入力し、すべての組合せの最小項の論理積を生成し、それらの論理和とその否定を出力する。図9は、パンヤン網で構成した例である。PLA は、任意の論理関数を規則的なトポロジーで実現するので、空間光配線の規則性との整合がよい。回路の設計には「計算機折り紙」という回路設計方法を導入し、限られた機能の演算モジュールと遅延線で回路を折り畳み、省ハードウェア化を図るという提案がなされている。

##### 4.2.2 光論理ゲートアレイ

PLA の光論理ゲートアレイは、図10に示すような光学系で構成されている。まず図9のような規則的な光配線を行うため、前段の論理ゲートからの出力ビームは、適当な光学系で分岐・移動され、その中の二つのビームが次段の入力信号光として、一つの論理ゲートに入




図9 規則的空間光配線網で構成した PLA  
 $z_{t+1} = \bar{x}\bar{y}s_t + \bar{x}y\bar{s}_t + xy\bar{s}_t$   
 $z_{t+1} = \bar{x}\bar{y}s_t + \bar{x}ys_t + x\bar{y}s_t + x\bar{y}$

射する。ビームスプリッタを通過しマスクに当たり、反射されたビームはビームスプリッタで 90 度回折し、右側の光論理素子アレイに入射し、素子を ON する。ON した素子は、左側から入射する読み出し用（クロック）レーザー光を反射し、反射光はビームスプリッタで 2 度 90 度回折し、次段への出力光となる。入力がない論理ゲートでは、読み出し光は吸収されるので出力はなく、結果的に AND または OR の演算が行われたことになる。光学系で生じる光の減衰は、この論理ゲートの読み出し




図10 光論理ゲートアレイの光学系

用レーザー光によって補償される。

光論理ゲートには、非発光・反射型の SEED が用いられている。コントラストが低いので、二つのSEEDを対にした S-SEED (symmetric SEED) の形で、それぞれ1入力ずつの差動動作をさせ、出力は結果とその否定を出力する、2入力2出力の双対論理を行う。この他にも、論理ゲートには高速の電子回路を用い、論理ゲート間の配線のみを空間光配線にする方法も考えられている。

光学系の設計のポイントは、光学系を縮小し次段の論理ゲートアレイとの光配線による遅延を減らすことにあら。論理ゲートレベルのパイプライン方式の演算を行うためには、遅延時間を ps オーダーまで低減しなければならないので、光路長は数 mm 以下にする必要があり、そのための微小光学系あるいは論理ゲートと光学系のモノリシックな実装技術が重要になってくるであろう。

## 5. あとがき

現状の素子技術は未熟であり、光コンピュータの究極的な性能を予測することは難しい。しかしながら、光のポテンシャルを信じブレークスルーを期待すれば、応用分野はある程度限られるかもしれないがエレクトロニクスコンピュータの性能を凌駕する光コンピュータの実現は夢ではないであろう。将来の光コンピュータの実現に向けて、アーキテクチャや演算方法、プログラミング言語から、光素子とその2次元集積化技術に至る幅広い分野での、挑戦的な研究が求められている。

本研究の機会を与えていただいた、島田頴晉所長並びに石尾秀樹部長、本原稿作成に協力をいたいた福井将樹社員に深謝いたします。

## 文 献

- 1) 福井将樹、北山研一：“画像論理代数 (ILA) とその光学的構成”，並列処理シンポジウム JSSPP '91 (1991) pp. 93-100.
- 2) A. Huang: "Architectural considerations involved in the design of an optical digital computer," Proc. IEEE, **72** (1984) 780-786.
- 3) M. Murdocca: *A Digital Design Methodology for Optical Computing* (MIT Press, MA., 1990).
- 4) 武田光夫：“光インタコネクション”，第26回応用物理学年会サマー・セミナー「光コンピューティングと光学技術」(1989) pp. 55-72.
- 5) M. R. Feldman, S. C. Esener, C. C. Guest and S. H. Lee: "Comparison between optical and electrical interconnects based on power and speed considerations," Appl. Opt., **27** (1988) 1742-1751.
- 6) 武田光夫：“光インタコネクション用の受動デバイスとコンポーネント”，第38回応用物理学関係連合講演会シンポジウム (1991) 30-ZV-7.
- 7) J. Jahn and A. Huang: "Planar integration of free-space optical components," Appl. Opt., **28** (1990) 1602-1605.
- 8) P. W. Smith: "On the role of photonic switching in future communications systems," IEEE Circuits Devices Mag., May (1987) 9-14.
- 9) A. Lentine, H. S. Hinton, D. A. B. Miller, J. E. Henry, J. E. Cunningham and L. M. F. Chirovsky: "Symmetric self-electrooptic effect device: optical set-reset latch, differential logic gate, and differential modulator/detector," IEEE J. Quantum Electron., **25** (1989) 1928-1936.
- 10) T. Numai, M. Sugimoto, I. Ogura, H. Kosaka and K. Kasahara: "Surface-emitting laser operation in vertical-to-surface transmission electrophotonic devices with a vertical cavity," Appl. Phys. Lett., **58** (1991) 1250-1252.
- 11) K. Matuda, H. Adachi, T. Chino and J. Shibata: "Integration of InGaAsP/InP optoelectronic bistable switches with a function of optical erasing," IEEE Electron. Dev. Lett., **11** (1990) 442-444.
- 12) K.-H. Brenner, A. Huang and N. Streibl: "Digital optical computing with symbolic substitution," Appl. Opt., **25** (1986) 3054.
- 13) J. Tanida and Y. Ichioka: "Optical-logic-array processor using shadowgrams. III. Parallel neighborhood operations and an architecture of an digital-computing system," J. Opt. Soc. Am., **A2** (1985) 1245.
- 14) K.-S. Huang, B. J. Jenkins and A. A. Sawchuk: "Image algebra representation of parallel optical binary arithmetic," Appl. Opt., **28** (1989) 1263.
- 15) J. Serra: *Image Analysis and Mathematical Morphology*, Vol. 1 (Academic Press, 1982).
- 16) H. Fleisher and L. I. Maissel: "An introduction to array logic," IBM J. Res. Dev., **19** (1975) 98.