



## 光コンピュータと並列光デバイス

一岡 芳樹

大阪大学工学部応用物理学科 〒565 吹田市山田丘 2-1

(1993年5月10日受理)

### Optical Computers and Parallel Optical Devices

Yoshiki ICHIOKA

Department of Applied Physics, Faculty of Engineering, Osaka University,  
2-1, Yamadaoka, Suita 565

#### 1. はじめに

応用物理学会で初めて光コンピュータの研究発表が行われてから約10年が経過した。以来、学会が開催されるごとに関連研究発表件数が増加し、平均2年に1回の割合でシンポジウムを開催し現在に至っている。光コンピュータの実現には、演算アルゴリズムとシステムアーキテクチャー、システム構成に必要な光機能素子、新しいプログラミング技法のバランスのとれた研究が必要である。

1980年代には演算アルゴリズムでは、並列論理演算法や符号置換論理演算、ニューラルネットワークが脚光を浴びた。光機能素子の分野では、さまざまな技術的ブレイクスルーがあり、高機能光・電子素子、高性能回折光学素子、ホログラム回折素子などが製作できる段階になってきた。このような背景のもと、1992年秋の学会では、新しい光演算システム—光コンピュータ—実現にとって最も重要な分野と思われる集積化光機能素子に関連するシンポジウムが行われ、この分野の第一線の研究者がその現状と将来展望を行った<sup>1)</sup>。

光コンピュータは、光を情報媒体とし、その物理的特性を有効利用した次世代の高速大容量情報処理システムである。光コンピュータは、フォンノイマン型の電子計算機では実行の難しい超並列情報処理を実行する演算システムとして、電子計算機と相補的な役割を演ずることが期待されている。この光コンピュータの構成に必要なキーデバイスがさまざまな機能を融合した集積化光・電子機能素子である。これらの新しい複合素子は、アメリカではスマートピクセル (SP) という名称で呼ばれてい

る。現在、日本をはじめとして、米国、ヨーロッパ等の研究所でさまざまなデバイスが試作されつつあり、まさに、百花繚乱の観を呈している<sup>2,3)</sup>。

この報告では、集積化光・電子機能素子の種類、機能と、それらを用いて構成しうる並列光演算システムの構成法と応用を概説する。個々の集積化素子の構造、機能、設計、作製技術などについては本号の別の解説を参照していただきたい。

#### 2. 集積化光・電子機能素子 (スマートピクセル: SP)

SPは単一素子で光と電子の最良の特性を発揮する機能素子である。特に、光には電磁誘導がないので長距離信号接続に利点がある。SP素子とは、理想的には、単一サブストレート上に受光、電子的増幅・しきい値処理、発光、変調機能を集積化した複合光・電子機能素子である。現在、大別して下記の4種類の技術が研究されている。

- 1) MQW SEED (multiple quantum well self electro optic effect devices: 多重量子井戸構造自己電子光効果素子) や VSTEP (vertical-to-surface transmission electro-photonic devices: 面入出力光電融合型素子)。SEEDは基本的に空間光変調機能を、VSTEPは光サイリスタ機能を持つ
- 2) OEIC (optoelectronic integrated circuits). 個々の画素に対して分離型の受光器、トランジスター、変調器、発光器を集積化したもの
- 3) 縦方向 (光の進行方向) に受光器、スイッチ、発光器などを集積化したもの (3-D OEIC)

- 4) VLSI ドライバと光検出回路を集積化した液晶変調素子
- 5) その他

### 3. 集積化光・電子機能素子 (SP 素子) の機能<sup>4)</sup>

現在、発表あるいは提案されている SP 素子アレイは、その機能により 5 種類のレベルのものに分類できる。

- 1) 第 1 レベル 固定機能を持つもの  
 受光、電子的増幅、あるいは、しきい値処理、発光、あるいは、変調機能をもつ素子をアレイ化したもの
- 2) 第 2 レベル いくつかの定型のルーティング機能、あるいは、スイッチング機能をもつ SP 素子アレイ  
 個々の素子は、1~多数の入力から、それらをルーティングし、一つの光信号を選択して出力する。この素子アレイは、外部制御によりアレイ状に配置した多入出力ネットワークスイッチング網を形成する。最も有用な素子は、図 1 に示すような直進/経路変換スイッチング機能を持つものである。一対の光入力に対してスイッチング機能により光を直進、または、経路変換して信号を出力する。この操作は Omega Shuffle, Banyan, Clos/Benes, Crossover などの多段スイッチング構成用の基本スイッチング操作として有用である。
- 3) 1), 2) の機能にある程度の再構成性 (プログラムにより動作機能を変える性質) や制御性を付加したもの  
 しきい値レベルは電気または光バイアス信号によって調整する。このバイアス信号は、AND, OR, NOR のような組合せ論理のいずれかを選択する付加信号の役割を果たす。
- 4) 内部信号識別・制御可能で 1)~3) の機能を発揮させる SP 素子アレイ  
 この素子は、入力信号とヘッダーの buffering, ルーティング、あるいは、出力光識別能力を必要とする。したがって、各ノッドで多数のトランジスタ、




図 1 直進/経路変換光スイッチ

または、論理回路を必要とするが、相対的に少数の光・電子外部入力線しか必要としない。

- 5) 最高級レベルのもの 個々の素子が数値演算、論理演算を実行できる素子からなる SP 素子アレイ  
 個々の SP 素子に対し、独立に光/電子入出力ができる。効果的な短距離データシフトを行うため、チップ上のプロセッサ近傍にローカルな電子回路が存在する。DFT などの並列数値信号処理やアレイビーム形成の演算を実行することができる。また、2次元並列アレイに対し 2 値、多値画像処理演算機能を持たすこともできる。

### 4. 多機能 OEIC-SP

SP 素子アレイは、受光、発光素子アレイが互いにチップの反対側に配置した透過モード素子と同一側にある反射モード素子がある。素子の複雑さ、作製技術、光接続部、パッケージングの容易さなどにより、最も有用な形が決まる。

図 2 の OEIC は、透過・反射モードで利用できる OEIC-SP 回路である。光入力信号が同時にトランジスタ対 (IN 1, IN 3) と (IN 2, IN 4) に入射しているとして、制御トランジスタのバイアス状態 ( $I_{c1}$ - $I_{c4}$ ,  $I_{pb}$ ) を光信号によって変えることにより、この回路は複数の論理回路の機能を果たす。出力レーザーから制御トランジスタへ光正帰還 (光電流  $I_{pb}$ ) すると、回路は出力値をホールドして自己ラッチする。結果的にこの回路対は直進/経路変換スイッチ (図 1) を形成することになる。

正ロジック (AND, OR) は、IN 3, IN 4 へのベース電流を  $I_{c3}$ ,  $I_{c4}$  に、負ロジック (NAND, NOR, INVERT) は、トランジスタ IN 1, IN 3 へのベース電流を  $I_{c1}$ ,  $I_{c2}$ ,  $I_{pb}$  印加することにより実行できる。1 GHz で作動するヘテロ接合バイポーラトランジスタ (HBT)




図 2 OEIC スマートピクセル回路<sup>4)</sup>




図3 透過型並列光演算システム (スマートピクセルシステム) の構成<sup>4)</sup>

では、電流利得 $\beta$ は小さく、100~500である。回路を光学的に再構成するには、システムの集積化や特性に依存してホトトランジスタ、ホトコンダクタ、pin ホトダイオードなどの光学的に感度を有する素子が必要となる。

OEICを基本としたSPアレイが他の技術に比較して有利な利点は、OEIC-SP素子アレイが大きなコントラスト比(on-off= $>5:1$ )を持つことである。この性質により、OEIC-SP素子は大ファンアウト、ファンインを必要とする応用、例えば、ニューラルネットワーク構成、多入力論理演算、さまざまな信号処理に適した素子となっている。

### 5. 透過、反射モードの並列光演算システム

図3は、大規模並列OEIC-SPアレイを用いた光演算システムの基本構成である<sup>4)</sup>。この図では、ラッチ(一旦記憶)用の機能素子L1, L2がSP1, SP2アレイと分離して表示してある(通常、ラッチ機能はSPアレイに集積化される)。SP1, 2は、クロックサイクルごとに再構成され、異なる論理やルーティングなどの信号シフト、スイッチング動作を実行する。ミラーはシステムを通過した信号アレイをルーティングするために利用する。図3では、結像素子と光プログラムアレイは省略してある。

上左部側からL1に入力した光アレイ信号は、第1クロックサイクルで所定の処理を実行するように再構成したSP1を通過して進む。L1に記憶された途中演算結果は、SP2がその動作を行っている間ラッチされる。

次のクロックサイクルで、SP2はその入力を処理し、結果をL1に送る。この間に、SP1は次の動作命令を再構成する。ラッチは、SPの演算時間( $<1$  ns)の間、データをラッチする。この保持時間はデータ転送時間( $\sim$ ps)に比較して小さい。出力信号アレイは半透鏡より得られる。

図3の透過モードSP素子アレイは、図4に示す反射モードSP素子アレイを利用した反射モードシステムに変換できる。反射システムの利点は、図4に示すようにコンパクトなシステム構成が可能、素子のパッケージング、アライメントが容易、光接続素子あるいはホログラム接続素子の作製が容易なことなどである。

光接続素子にはホログラム、または、回折光学素子を利用するが、一方のSP素子アレイから送出されてきた像を、他方のSP素子アレイ上に結像あるいはシフトさ




図4 反射型並列光演算システムの構成<sup>4)</sup>

せて結像させる必要があるので、接続素子には結像機能を持たせる必要がある。右側のホログラムは命令、クロック信号、入力信号を書き込むために必要である。照明光源でプログラム信号やクロック信号を接続素子の透過部分を介して書き込む。

現在のところ、まだ、受光、電子処理、発光機能を高集積化した SP 素子アレイはなく、当面は、受光素子アレイ、面発光レーザーアレイ、それらの間を電気結線した構造の SP 素子アレイを用いて図 3 の実験システムが構成されるものと思われる。

## 6. SP 素子アレイを用いた光演算システム

SP 素子アレイの構造と機能、光接続の機能、入出力機能、プログラム機能の付加する可否によって構成できるシステムやその応用分野が変わる。

図 3 のシステムで、最も簡単なものは、結像やスペースインバリエント光接続などの 1 対 1 画素接続を用いた再構成可能プロセッサである。このプロセッサでは、反転論理、二つのアレイ信号の統合、膨張などのバイナリアレイの論理動作などが再帰的に実行できる。したがって、低レベルの並列画像処理に適している。

SP 素子アレイ上の半数の画素間でデータ転送を行う時間多重化した同時並列データシャッフルを実行することができる。この場合、SP 素子アレイには直進/経路変換機能をもつように外部からプログラムを与える。このときの光接続は、入力から出力へ 1 対 1 順列を示す固定パーフェクトシャッフルである。

クロックサイクル数を減少させるために、ホログラム接続によって距離 2, 4, 8, ...,  $2^k$  (一対多数) の距離にある画素に信号接続する 2 値ロジックアレイ (セルラーハイパーキューブ) も構成できる。この機能を実現するために図 1 の基本ロジック SP 回路が利用できる。

その他、図 3 のシステムは、各種ソーティング用ネットワークや、OPALS<sup>5)</sup>、DOCIP<sup>6)</sup>、OCLIP<sup>7)</sup> などの並列光演算システムなどの基本構成システムとして利用できる。

SP 素子アレイを利用した図 3, 4 の並列光演算システムでは、電子システムに必要な電源線を除去できるので、電子配線による内部クロストークや物理的な結線による接続数を劇的に減らすことができる。現在の技術では、MQW SEED アレイのパッケージング密度の方が OEIC-SP のそれより高い。しかし、ファンイン、ファンアウト、データ転送能力は OEIC の方が遥かに高い。

## 7. システムからの要求

SP 素子アレイの特徴は、光の並列性を利用するために 2 次元アレイ構造をとっていること、構成素子単体のサイズが小さく、高速動作が可能であることである。しかし、現時点では、画素数の大きいアレイは作製されていない。しかし、成熟した半導体集積化技術を用いて、3-D OEIC を含むさまざまな SP 素子が開発され始めている。実動するシステムを作製するには、SP 素子アレイの他に高精度のホログラム素子や微小レンズアレイ等の回折光学素子などを光接続素子として利用しなければならない。

システム構成上からは、半導体集積化光・電子素子アレイ (SP 素子アレイ) と液晶空間光変調素子などの動作機能の異なる 2 系統の素子を応用分野別に有効利用する方式の研究も大切である。上で示したように、半導体集積化光・電子素子と液晶空間光変調素子を組み合わせたデバイスの研究も始まっている。

素子の研究開発では常に高集積化、高性能化などが重点的に追求されているが、システム側からは、さらに素子サイズの標準化、2 次元並列素子アレイを構成する単体素子を (走査せずに) 独立に同時並列に作動させる技術の確立、素子アレイを 2 次元に展開接続して使用できる実装容易性の追求を要請したい。素子の並列度の極端な数値を要求しているわけではない。100×100 素子くらいの集積度で信頼性があり、かつ、実装容易性、展開接続使用可能性を有するものを早急に供給してほしい。

## 8. む す び

並列光情報システムの研究は、国家プロジェクト「新情報処理開発」の中でも取り上げられており、21 世紀に向けて飛躍的な発展が期待される分野である。そのため、素子開発の研究も重要であるが、並行してシステム側からの研究がより一層重要になってくるものと思われる。

さらに強調したいのは、単に、素子作製技術が進んできたからといって、複合機能素子を用いた並列光演算システムや並列通信システム開発の目的が、現在の計算機や通信システムの性能向上を目指すものだけであってはならず、21 世紀の社会生活や、人類の発展・幸福にどのように役立つのかを、明確なフィロソフィーをもって見きわめるマクロな立場からの研究も重要になってくることである。

## 文 献

- 1) 第53回応用物理学会学術講演会予稿集 第0分冊(1992) pp. 1190-1193.
- 2) Technical Digest of LEOS Summer Topical Meeting on Smart Pixels, August 10-12, 1992, Santa Barbara, Ca.
- 3) 1993 Technical Digest Series, Vol. 7, Optical Computing, March 16-19, 1993, Palm Springs, Ca (Optical Society of America).
- 4) A. A. Sawchuk, L. Cheng, S. R. Forrest and P. R. Prucnal: "Smart pixel optical computing architectures," 1993 Technical Digest Series, Vol. 7, Optical Computing (1993) pp. 214-217.
- 5) J. Tanida and Y. Ichioka: "OPALS: Optical parallel array logic systems," Appl. Opt., **25** (1986) 481-484.
- 6) K.-S. Huang, B. K. Jenkins and A. A. Sawchuk: "Image algebra of parallel optical binary architectures," Appl. Opt., **28** (1989) 1263-1278.
- 7) S. Wakelin and F. A. P. Tooley: "Design of construction of looped parallel processors," 1993 Technical Digest Series, Vol. 7, Optical Computing (1993) pp. 226-229.