第１４回 研究集会詳細

　１.日時：２０００年１月１４日(金)

　２.場所：東洋大学スカイホール(都営三田線白山駅) (地図)

　３.オーガナイザ：小柳 光正（東北大学）

　４.スコープ：
　
　　　　素子の微細化によってLSIの集積度、性能は飛躍的に向上した。研究レベルで
      は4GbitのDRAMが既に試作され、1GHzのクロック周波数で動作するマイクロプロ
      セッサチップも報告されている。このまま行くと素子寸法が0.1μmを切るのも時
      間の問題である。素子寸法がこのように小さくなり、集積密度、性能ともに向上
      してくるとLSIチップはもはや集積回路ではなく集積システムとして考えなけれ
      ばならなくなってくる。所謂システム−オン−チップ(SOC)である。２１世紀に
      はこれまでのDRAMやプロセッサのような集積回路チップからシステム−オン−チ
      ップへと大きなパラダイムシフトが起こる。しかし、本格的なシステム−オン−
      チップ時代の到来の前に、解決しておかなければならない課題や問題も山積して
      いる。
　　　　本研究会ではこのようなシステム−オン−チップ時代の到来を見越して、シス
      テム−オン−技術を概観するとともに、デバイス技術の面からその課題と問題点
      について言及する。また、最先端の研究者の方々との議論を通してその解決策を
      探る。



　５.プログラム：

　　　　９：３０〜９：４０
　　　　　開会の挨拶
　　　　　　　東北大学
　　　　　　　小柳光正

　　<招待講演>
　　　　９：４０〜１０：１０　
　　　　　ＳＯＣと検証技術
　　　　　　　富士通・第１システムLSI事業部
　　　　　　　山下公一

　　
　　　１０：１０〜１０：３０
　　　　　DRAMプロセスベース混載技術(0.405um2スタックトDRAMセルと高性
　　　　　能0.2um CMOSロジック＋6層配線の統合)
　　　　　　　日立・デバイス開発センタ、*日立東部セミコンダクタ、
    　　　　　**日立超LSIシステムズ、***日立サイエンスシステムズ
　　　　　　　吉田誠、朝香勝征、*星野義典、藤原剛、青木英雄、斎藤政良、今井彰、
              榎本裕之、川上博士、古川亮一、福田直樹、常野克己、**前田文雄、
              小粥敬成、大鋸谷薫、***石川巌、高倉俊彦

　　　１０：３０〜１０：５０
　　　　　ＧbitスケールＤＲＡＭのための低温ＢＳＴキャパシタ・プロセスインテグ
　　　　　レーション技術
　　　　　　　東芝 ・マイクロエレクトロニクス技術研究所
       　　　 *富士通、**富士通研究所
              稗田克彦、江口和弘、*中平順也、清利正弘、*中林正明、冨田寛、
              出羽光明、青山知憲、丹羽祥子、**角田浩司、山崎壮一、*林軍、
              *島田章宏、中村賢朗、窪田荘男、浅野昌史、**保坂公彦、福住嘉晃、
              石橋裕、幸山裕亮

　　　１０：５０〜１１：１０
　　　　　ロジック混載FeRAMに適したSiO2/SiON/SiO2水素バリア技術
　　　　　　  ＮＥＣ・ULSIデバイス開発研究所、*シリコンシステム研究所、
　　　　　　        **システムLSI設計技術本部
　　　　　　  森秀光、奈倉健、笠井直記、*五十嵐信行、*井上尚也、**高橋　誠一

　　　１１：１０〜１１：３０
　　　　　低電圧動作可能な高集積フラッシュメモリー向けのゲートオフセット
　　　　　ＮＡＮＤセル（ＧＯＣ−ＮＡＮＤ）技術
　　　　　　　東芝・マイクロエレクトロニクス技術研究所
　　　　　　　佐藤信司、中村卓也、清水和裕、竹内健、飯塚裕久、有留誠一、
　　　　　　　白田理一郎
　　　　　
　　<ゲート絶縁膜>
　　　１１：３０〜１１：５０
　　　　　Si3N4/SiON積層ゲート絶縁膜信頼性〜ベースSiON層の役割
　　　　　　松下電子工業・プロセス開発センター
　　　　　　江利口浩二、原田佳尚、丹羽正昭

　　　１１：５０〜１２：１０
　　　　　極薄ゲート絶縁膜の伝導機構に対する物理モデルの実験的検証
              東芝・研究開発センター・LSI基盤技術ラボラトリー
　　　　　　　*東芝・マイクロエレクトロニクス技術研究所
　　　　　　　高木 信一、*高柳万里子、鳥海明

　　<メタルゲート>
　　　１３：３０〜１３：５０
　　　　　窒素濃度制御TiNx膜を用いたW/TiNxゲートCMOS技術
            ＮＥＣ・シリコンシステム研究所   
　　　　　　若林整、斉藤幸重、竹内潔、最上徹

　　　１３：５０〜１４：１０
　　　　　ゲート絶縁膜信頼性のPVDメタルゲート形成プロセス依存性評価
　　　　　　松下電子工業・プロセス開発センター
　　　　　　山田隆順、森脇將、原田佳尚、藤井眞治、江利口浩二

　　　１４：１０〜１４：３０
　　　　　TaおよびTaN積層バリア膜をもつCu/poly-SiゲートMOSFET
　　　　　　ＮＥＣ・ＵＬＳＩデバイス開発研究所
            松木武雄、岸本光司、伊藤信和、藤井邦宏、吉田和由、　　　　　　　　　

　　<浅い接合>
　　　１４：３０〜１４：５０
　　　　　レーザーアニールを用いた極低コンタクト抵抗MOSFET
　　　　　　　富士通研究所、*富士通、**Vardent Technologies
　　　　　　　後藤賢一、山本知成、杉井寿博、*久保智裕、*加勢正隆、**Y. Wan、
　　　　　　　**T. Lin、**S. Talwar

　　　１４：５０〜１５：１０
　　　　　原子層吸着拡散法で形成した極浅接合をもつ50nmMOSFETの試作
          および評価
　　　　　　　東北大学、*科学技術振興事業団
              栗野浩之、宋潤洽、*金基充、�｢志哲、加藤清、新川悦子、金起先、
　　　　　　　朴起台、小柳光正

　　　１５：１０〜１５：３０
　　　　　「シリコンの表面マイグレーションを利用した新しい基板エンジニアリン
           グ」〜ＥＳＳ（Ｅｍｐｔｙ　Ｓｐａｃｅ　ｉｎ　Ｓｉｌｉｃｏｎ）によ
           る大面積ＳＯＮ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｎｏｔｈｉｎｇ）の形成〜
               東芝・マイクロエレクトロニクス技術研究所、
　　　　　　　　　　 *生産技術推進センター
               佐藤力、水島一郎、*谷口修一、綱島祥隆

　　<インターコネクト>
　　　１５：４５〜１６：０５
　　　　　有機SOG（k=2.9）を用いた0.18μm CMOS用の0.5μmピッチ
　　　　　Cuデュアルダマシン配線
　　　　　　　日立・デバイス開発センタ、*日立・中央研究所、
　　　　　　　**日立超LSIシステムズ
　　　　　　　福田琢也、大島隆文、青木英雄、丸山裕之、宮崎博史、小西信博、
　　　　　　　深田晋一、湯之上隆、堀田尚二、**前川厚志、*日野出憲司、野尻一男、
　　　　　　　徳永尚文、小林伸好

　　　１６：０５〜１６：２５
　　　　　FLAREおよびＭＳＱを用いた実効比誘電率３以下のＣｕデュアル
　　　　　ダマシン構造
　　　　　　　ソニー・ＣＮＣ・ＬＳＩ事業開発本部
　　　　　　　長谷川利昭、池田浩一、徳永和彦、山村育弘、深沢正永、鬼頭英至、　　　　　　　　
　　　　　　　宮田幸児、駒井尚紀、田口充、平野信介、辰巳徹也、門村新吾　

　　　１６：２５〜１６：４５
　　　　　次世代CMOSに向けた新配線設計コンセプト「トリプル・ダマシン」を用
　　　　  いた性能向上
　　　　　　NEC・ＵＬＳＩデバイス開発研究所
            松本明、小田典明、横山孝司、石上隆司、本山幸一、森田昇、　　              

　　<ランプセッション（オーガナイザー：鳥海）>
　　　１６：４５〜１７：４５
　　　　　テーマ　　：システム-オン-チップとＵＬＳＩデバイス技術
　　　　　モデレータ：鳥海明（東芝・先端ＬＳＩ技術研究所）
          パネラー　：講演者全員

　６.懇親会：(１８：００〜１９：３０)
　　　場所：