テーマ：　「先端CMOSデバイス・プロセス技術 (VLSシンポジウム特集)」
日時：　2012年 8月 3日（金） 10:00-17:10
場所：　産業技術総合研究所　臨海副都心センター別館バイオ・IT融合研究棟 11F 会議室１
        http://unit.aist.go.jp/waterfront/jp/menu/access_map/index.html
参加費：　分科会員 2000円、学生　2000円、その他 4000円

【プログラム】 
10:00　はじめに　　坂本邦博（産総研）
 
10:10　Ni-InGaAsメタルS/D及びMOS界面バッファ層を持つ極薄膜InxGa1-xAs-OI MOSFETsの短チャネル特性
　金相賢，横山正史、田岡紀之, 中根了昌, 安田哲二1, 市川磨2, 福原昇2, 秦雅彦2, 竹中充，高木信一
　（東大、1産総研、2住友化学）
 
10:35　Si/III-V族化合物半導体ヘテロ接合界面を用いたトンネルFETの作製
　冨岡克広1,2、吉村正利1、福井孝志1
　（1北大院情報科学研究科および量子集積エレクトロニクス研究センター、2 JSTさきがけ）
 
11:00　不純物注入レスプロセスにより形成したメタルソース・ドレイン構造を有するひずみGe nanowire pMOSFETの高移動度および低寄生抵抗特性の実証
　池田圭司、小野瑞城、小瀬村大亮*、臼田宏治、小田穣、上牟田雄一、入沢寿史、守山佳彦、小椋厚志*、手塚勉
　（産総研グリーン・ナノエレクトロニクスセンター、*明大理工電気電子生命学科）
 
11:25　10nm径トライゲートシリコンナノワイヤMOSFETにおける高電界輸送特性と薄いBOX層を介した閾値電圧制御
　齋藤真澄、太田健介、田中千加、内田建*、沼田敏典
　（東芝研究開発センター、*東工大）
 
11:50　薄膜BOX-SOI CMOSの超低電圧動作に向けたPoly/微量high-k/SiON構造及びプロファイル技術
　山本芳樹、槇山秀樹、角村貴昭、岩松俊明、尾田秀一、杉井信之、山口泰男、水谷朋子、平本俊朗
　（超低電圧デバイス技術研究組合、ルネサスエレクトロニクス、東大）
 
12:15　RF及びAnalogの高性能化に向けたPlanarMOS及びFinFETのパラメータ最適化
　大黒達也、*東悠介、岡野王俊、稲葉聡、豊島義明
　（東芝半導体研究開発センター新規デバイス技術開発部、*東芝研究開発センターＬＳＩ基盤技術ラボラトリ−）
 
12:40-13:30　昼休み
 
13:30　2012 Symp. on VLSI Tech.を振り返って
　若林整
　（ソニー）
 
13:55　スピン論理集積回路における基本ゲートの冗長化による高信頼化技術
　辻幸秀、根橋竜介、崎村昇、森岡あゆ香、本庄弘明、徳留圭一、三浦貞彦、 鈴木哲広1、深見俊輔2、木下啓藏2、羽生貴弘2、遠藤哲郎2、笠井直記2、大野英男2、杉林直彦
　（日本電気、1ルネサスエレクトロニクス、2東北大学）
 
14:20　CMOSFETsにおけるランダム・テレグラフ・ノイズを引き起こす欠陥の種類とその特性
　陳杰智、平野泉、辰村光介、三谷祐一郎
　（東芝研究開発センターLSI基盤技術ラボラトリー）
 
14:45-15:00  休憩
 
15:00　独自開発した高周波帯域雑音計測プローブによるMOSFETの時間揺らぎ特性評価　〜1/f（低周波）から熱雑音（100 MHz超）まで〜
　大毛利健治1,2、蓮沼隆1,2、フェン・ウェイ1,2、山田啓作1,2　
　（1筑波大数理物質系、2 JST-CREST）
 
15:25　フィラメントのスケーリングによるTaOx-ReRAMの低電流駆動とリテンション特性の両立
　二宮健生、高木剛、魏志強、村岡俊作、安原隆太郎、片山幸治、池田雄一郎、河合賢、加藤佳一、川島良男、伊藤理、三河巧、島川一彦、青野邦年
　（パナソニックデバイス・システム開発センター）
 
15:50　BEOLトランジスタを用いたオンチップ高電圧/低電圧ブリッジングI/Oと高電流スイッチの基本回路動作実証
　金子貴昭、砂村潤、成広充、齋藤忍、古武直也、羽根正巳、林喜宏
　（ルネサスエレクトロニクス先行研究統括部）
 
16:15　SPRAMを用いた3次元積層型リコンフィギュラブルスピンロジックチップの超高速並列動作
　田中徹1,3、木野久志1、中澤隆太1、清山浩司2、大野英男3,4、小柳光正2,3
　（1東北大院医工学研究科　2東北大未来科学技術共同研究センター　3東北大省エネルギー・スピントロニクス集積化システムセンター　4東北大電気通信研究所）
 
16:40　総合討論

17:10　終了