第２３回 研究集会詳細　    

　１.日時：１１月１日（水）ゲート絶縁膜技術　
　　　　　 　　　 ２日（木）デバイス・プロセス技術

　２.場所：東京工業大学長津田キャンパス総合研究館１階大研修室
 　　　　  〒226-8503  横浜市緑区長津田町4259
 　　　　  交通手段：http://www.titech.ac.jp/maps/index-j.html
 　　　　  地図：　　http://www.titech.ac.jp/maps/nagatsuta/index-j.html
 　　　　　　　　　（総研地区をクリックしてください）
 　　　　　　　　　  http://www.titech.ac.jp/maps/nagatsuta/campusS-j.html

  ３.主催：応用物理学会、シリコンテクノロジー分科会
          （表面・界面・シリコン材料研究委員会、ULSIデバイス研究委員会）

  ４.プログラム：

１１月１日（水）

　９：５０−１０：００
 挨拶（研究集会開催趣旨説明）

 １０：００−１１：００
（基調講演）
 1.0V駆動 高性能CMOS技術
 小野 篤樹、 深作 克彦、 松田 友子、 池澤 延幸、 今井 清隆、 堀内 忠彦
 NECエレクトロンデバイス 先端デバイス開発本部 基幹CMOSグループ

 １１：００−１２：００
（基調講演）
 70 nm、50 nm　nodeにおけるCMOS技術開発の課題
 岩井　洋、*大見俊一郎
 東京工業大学　
 大学院総合理工学研究科
 *精密工学研究所


 １３：００−１３：３０
 高誘電体TiO2のゲート絶縁膜応用―ゲート電極およびSiとの界面制御
 小山　正人、金子　明生、小池　正浩、藤原　郁夫、小池　三夫、西山　彰
 東芝　研究開発センター　LSI基盤技術ラボラトリー

 １３：３０−１４：００
 1nmEOT-TiO2ゲート絶縁膜における誘電率および絶縁性の制御
 由上　二郎、*原口　恵一、鳥居　和功、尾内　享裕
 （株）日立製作所中央研究所
  *半導体グループ

 １４：００−１４：３０
 CoSi2張り付けソース／ドレインおよびTiO2ゲート絶縁膜のダマシーンメタルゲート
 トランジスタの試作
 松尾浩司、斎藤友博、八木下淳史、飯沼俊彦、村越篤、中嶋一明、尾本誠一、
 須黒恭一
 （株）東芝　セミコンダクター社
 プロセス技術推進センター

 １４：３０−１５：００
 Ta2O5ゲート絶縁膜とW/TiNゲート電極を用いたサブ0.1um-MOSFET
 杉井寿博、山口晃久、セルゲイ・ピディン、三本杉安弘、青山敬幸
 （株）富士通研究所　機能デバイス研究部

 休憩（15分間）

 １５：１５−１５：４５
 BSTをゲート絶縁膜に用いたMISデバイス特性
 山本豊二、東郷光洋、渡部宏冶、辻　清孝、*飯塚敏洋 、五十嵐信行、木村　滋、
 小野春彦、辰巳  徹、最上　徹
 ＮＥＣ、システムデバイス・基礎研究本部、シリコンシステム研究所
 *ＮＥＣエレクトロンデバイス、先端デバイス開発本部

 １５：４５−１６：１５
 ＺｒＯ２/Ｓｉ界面のＺｒシリケイト層を用いたＭＩＳ構造の実現
 山口　豪、佐竹　秀喜、福島　伸、*鳥海　明
 東芝　研究開発センター　ＬＳＩ基盤技術ラボラトリー
 *現　東京大学大学院工学研究科材料工学専攻

 １６：１５−１６：４５
 内部光電子放出測定によるZrO2/Si障壁高さの定量（仮題）
 西藤 哲史、間部 謙三、三浦 喜直、藤枝 信次、辰巳 徹
 NEC システムデバイス・基礎研究本部シリコンシステム研究所

 １６：４５−１７：１５
 高誘電率ゲート絶縁膜を用いたMIS構造おける
 エネルギーバンドプロファイルの決定と界面電子状態計測
 宮崎誠一、糸川寛志、小笠原優、奈良崎昌宏、廣瀬全孝
 広島大学、工学部

 １７：３０〜
 懇親会（予定）


１１月２日（木）

 ９：３０−９：４０
 挨拶（研究集会開催趣旨説明）

 ９：４０−１０：２５
（基調講演）
 超機能グローバル・インターフェースインテグレーション
 堀池 靖浩，益 一哉*
 東京大学大学院工学系研究科，*東京工業大学精密工学研究所

 １０：２５−１１：１０
（基調講演）
 スーパーコネクト技術とグローバルインテグレーション
 桜井　貴康
 東京大学　国際・産学共同研究センター

 １１：１０−１１：４０
 SoC に向けた0.13um世代のCMOSプロセスインテグレーション技術
 吉村 尚郎，中山 武雄，西郡 正人，猪原 正弘，宮下 桂，森藤 栄治，大石 周，
 川島 博文*，土生 真理子，小池 英敏，高東 宏，松岡 史倫
 (株)東芝セミコンダクター社 システムLSI事業部システムLSI技術開発統括部，
 *(株)東芝セミコンダクター社 システムLSI事業部システムLSI設計技術統括部

 １１：４０−１２：１０
 SiO/SiN/poly-Si/Wゲートシステムを用いた高性能SoC用0.1μmCMOS技術
 尾内 享裕，辻川 真平，内野 峻，土屋 龍太，大西 和博，福田 宏，久本 大，
 山本 直樹，由上 二郎，一瀬 勝彦，大塚 文雄
 (株)日立製作所中央研究所、デバイス開発センタ

 １３：１０−１３：４０
 SoCのためのマルチオキサイド技術
 後藤 啓郎，今井 清隆，君塚 直彦，長谷川 英司，鈴木 達也，安藤 公一，堀内 忠彦
 NECエレクトロンデバイス 先端デバイス開発本部

 １３：４０−１４：１０
 ８０ｎｍゲートＳＯＩおよびＶＬＫ／Ｃｕ配線を用いた１３０ｎｍＣＭＯＳテクノロジー
 助川 和雄，吉江 敬三郎，工藤 寛，山地 充*，金田 博幸*，入山 靖徳，阿部 隆，
 吉村 鉄夫，伊澤 哲夫，山田 雅雄
 富士通株式会社 ＵＬＳＩエンジニアリング部第一デバイス開発部
 * 富士通研究所(株) 基盤技術研究所

 １４：１０−１４：４０
 システムLSI技術：SoC vs. SoP 
    --超高速アナデジ混載を中心にして--
 松澤 昭
 松下電器産業(株) 半導体開発本部 半導体先行開発センター

 １４：４０−１５：１０
 ３次元集積化技術とグローバルインテグレーション
 小柳 光正，李 康旭*
 東北大学 大学院工学研究科，*科学技術振興事業団

 休憩（15分間） 

 １５：２５−１６：０５
 SoP (System-on-Package) と電子ＳＩ(System Integration)（仮題）
 高橋 健司、茨木 修、盆子原 学
 ASET 電子SI研究部 

 ＜ＬＳＩ混載プロセス・材料技術調査報告＞

 １６：０５−１６：２５
 SoC (System-on-Chip)と混載ＬＳＩ
 山中 俊明，落合 利幸*，二木 俊郎**
 (株)日立製作所中央研究所，*沖電気工業(株)，**(株)富士通研究所

 １６：２５−１６：４５
 SoP (System-on-Package)と混載パッケージ
 瀬川 雅雄，武井 宏*
 (株)東芝 生産技術センター，*(株)デンソー

 １６：４５−１７：０５
 システムレベルの混載実装
 木村 直，北城 栄*，野口 賢一**
 住友金属鉱山(株) 電子事業本部 技術センター，*日本電気(株)，**日本無線(株)

 １７：０５−１７：２５
 混載のための基幹技術および材料
 福本 博文，天野 彰*，須賀 唯知**，小柳 光正***
 旭化成工業(株) 中央技術研究所，*(株)富士電機総合研究所，
 **東京大学，***東北大学