第25回 研究集会詳細  

日時:平成13年1月24日

場所:武蔵工業大学 武蔵工業大学6号館地下1階6B2教室
武蔵工業大学キャンパス周辺地図

議題:ULSIデバイス関連

    MOSFET技術は、単に微細化をするだけの段階から、寄生効果をいかに減らすかという段
  に移り、そして現在ではMOSFETの本質的な部分に手をいれて高性能化をはかる段階になっ
  てきている。そのために、単にスケーリング則と言っているだけではなく、より本質的な
  理解が究めて重要になってきている。先日のIEDM2000でも若干の改良ではなく、より本質
  的な理解に基づく変革のきざしが見えてきている。
    今回の研究会では、MOSFETの動作、材料、構造の言い訳のできない基本に焦点をしぼっ
  て研究成果を議論したい。

1.	High Performance MOSFET

9:00-9:30
        IEDM全般(I)デバイス、平本俊郎、東京大学    

9:30-10:00
(ア)	急峻なHaloによるSub-50-nm CMOS技術、若林 整(1)、植木 誠、成廣 充、深井 利憲、
        *池澤 延幸、*松田 朋子、 *吉田 和由(2)、竹内 潔、落合 幸徳、最上 徹、
        NEC システムデバイス・基礎研究本部 シリコンシステム研究所、
        *NECエレクトロンデバイス 先端デバイス開発本部、
       (現(1)Microsystems Technology Laboratories, MIT、(2)エルピーダメモリー)

10:00-10:30
(イ)	ダイナミック閾値電圧ダマシンメタルゲートMOSFET(DT-DMG-MOS)技術、八木下 淳史、
        齋藤 友博、犬宮 誠治、松尾 浩司、綱島 祥隆、須黒 恭一、有門 経敏、
       (株)東芝 セミコンダクター社、プロセス技術推進センター

10:30-11:00
(ウ)	二重オフセットソース・ドレインおよび低温窒化膜を用いた80nmCMOSトランジスタ
        技術、佐山 弘和,西田 征男,尾田 秀一,土本 淳一,梅田 浩司,寺本 章信,
        永久 克巳,井上 靖朗,犬石 昌秀、三菱電機  ULSI技術開発センター

11:00-11:30
(エ)	NO酸窒化膜によるゲート絶縁膜スケーリング限界の延命:サブ100 nm世代における
       デバイス設計及びプロセス技術の最適化、
        藤原 実、高柳 万里子、清水 敬*、豊島 義明、(株)東芝 セミコンダクター社 、
        システムLSI開発センター、(*)プロセス技術推進センター

11:30-12:00
(オ)	高性能システム・オン・チップコア向けのCu/低誘電率配線を用いた0.11um CMOS技術、
        鷹尾 義弘、工藤 寛、 三谷 純一、小谷 義之、山口 聡志、吉江 敬三郎、直理 修久、
        浅井 了、河野 通有(富士通)、永野 隆史、山村 育弘、植松 政也、長島 直樹、
        門村 新吾、(ソニー)

12:00-13:00  昼休み

13:00-13:30
        IEDM全般(U)High-k、三谷  祐一郎、(株)東芝  研究開発センター

2.	Device Engineering Essentials

13:30-14:00
(ア)	Si固相エピタキシャル成長と選択エッチングを用いた低熱容量Elevated S/D技術、
       宮野 清孝、水島 一郎、
        *外園 明、*大内 和也、綱島 祥隆、(株)東芝 セミコンダクター社 
       プロセス技術推進センター、*システムLSI開発センター

14:00-14:30
(イ)	高信頼性poly-SiGe/Amorphous-SiゲートCMOS技術、上嶋 和也、山本 豊二、最上 徹、
        NEC システムデバイス・基礎研究本部 シリコンシステム研究所

14:30-15:00
(ウ)	「0.13μmCMOSトランジスタ性能に対するエッチストップ窒化膜の応力の影響、
        伊藤 信哉、難波 弘晃、平田 剛、安藤 公一、小山 晋、池澤 延幸、鈴木 達也、
        齋藤 武博、堀内 忠彦、NEC

15:00-15:30
(エ)	大規模システムLSIに向けた高性能・高密度130nmノードCMOSデバイス技術、
        大塚 文雄(*1)、 野中 裕介(*1)、南 正隆(*2)、 橋本 直孝(*2)、  尾内 享裕(*3)、 
        大西 和博(*3)、太田 裕之(*4)、清水 昭博(*5)、
        (*1)日立製作所 デバイス開発センタ半導体技術開発本部プロセス開発部、 
        (*2)日立製作所 半導体グループ半導体技術開発統括本部プロセス技術開発部、 
        (*3)日立製作所 中央研究所ULSI研究部、 (*4)日立製作所 機械研究所第3部、 
        (*5)日立超LSIシステムズ ULSI開発本部プロセス技術開発部

3.	Device Physics

15:30-16:00
(ア)	ポケット注入したチャネル不純物の統計揺らぎに起因するVthばらつきの直接測定
        とシミュレーション、
        田中 琢爾、臼杵 達哉、二木 俊郎、籾山 陽一、杉井 寿博、富士通研究所 
        Cプロジェクト部 デバイス開発部

16:00-16:30
(イ)	Vthばらつきの定量的シミュレーションにむけた離散不純物モデル、佐野 伸行、
        松沢 一也*、向井 幹雄*、中山 範明*、筑波大、*STARC

16:30-17:00
(ウ)	重水素による高信頼性ゲート酸化膜の実現、三谷 祐一郎、佐竹 秀喜、伊藤 仁、
        鳥海 明*、(株)東芝 研究開発センター、*東京大学

17:00-17:30
(エ)	ホールのダイレクトトンネリングに起因する極薄酸化膜の劣化特性、出口 和亮、
        宇野 重康、石田 明寛、鎌倉 良成、谷口 研二、大阪大学

総合討論

懇親会  9号館2階談話室