第34回 薄膜・表面物理基礎講座
「ULSIデバイスの研究・開発に必要な先端分析技術： 基礎から応用まで」
ULSIデバイスの研究・開発現場では、新材料やナノスケールの微細構造を評価するため、最先端の分析技術が必要になっています。しかし，全ての分析技術を深く理解し、結果を正しく解釈することは容易ではありません。そこで、本講座では、半導体プロセスと分析技術の両方に詳しい先生をお招きし、基礎から最新の応用例まで幅広くご講演いただきます。2日間のプログラムで、製造プロセスの流れと各プロセスに必要な分析技術を把握できるようになっています。また、最新の分析装置の紹介も用意しております。半導体デバイスの研究・開発に携わる若手技術者や研究者にお勧めの講座です。
日時：平成17年11月10日(木) 10:00-17:15、11日(金) 9:30-16:00
場所：筑波大学 東京キャンパス（大塚地区） G501講義室
東京都文京区大塚三丁目29-1 TEL: 03-3942-6918
http://www.tsukuba.ac.jp/navi/access.html
丸の内線 ｢茗荷谷｣ 駅下車 徒歩2分
プログラム（題目をクリックすると概要が表示されます）
11月10日（木） フロントエンド工程
| 10:00-11:30 | 総説 ULSI開発に不可欠なナノレベル分析評価技術 | 上田 修（富士通研） |
| 11:30-12:30 | 昼食 | |
| 12:30-13:45 | 先端半導体ウェハーの表面評価技術 | 杉山 直治（半導体MIRAIプロジェクト） |
| 13:45-15:00 | ゲート絶縁膜およびMOS界面の化学構造および電子状態分析 | 宮崎 誠一（広島大） |
| 15:00-15:45 | 最新分析装置の紹介 ･角度分解XPSによる半導体薄膜の深さ構造解析 ･CD AFMの現状と展望 ･最新SEMの機能と応用例の紹介 |
坂本 文孝（サーモエレクトロン） 鈴木 操（日本ビーコ) 多持 隆一郎（日立ハイテク） |
| 15:45-16:00 | 休憩 | |
| 16:00-17:15 | ULSIデバイスにおける不純物分布分析の現状と将来 | 片岡 祐治（富士通研） |
11月11日（金） バックエンド工程
| 9:30-11:00 | 総説 半導体技術ロードマップに見る半導体技術の動向と計測の課題 | 水野 文夫（明星大） |
| 11:00-12:15 | 低誘電率層間絶縁膜材料の構造物性分析技術 | 秦 信宏 （産総研） |
| 12:15-13:15 | 昼食 | |
| 13:15-14:30 | リソグラフィにおける評価のニーズと現状 | 長谷川 昇雄（日立ハイテク） |
| 14:30-14:45 | 休憩 | |
| 14:45-16:00 | LSIチップ部の故障解析：光を用いた絞込み技術を中心に | 二川 清（NECエレクトロニクス） |
参加費
テキスト代、消費税含む
| 薄膜・表面物理分科会会員* | 応用物理学会会員**・協賛学協会会員 | 学生 | その他 |
|---|---|---|---|
| 15,000円 | 20,000円 | 3,000円 | 25,000円 |
*薄膜・表面物理分科会賛助会社の方は、分科会会員扱いといたします。
**応用物理学会賛助会社の方は、応用物理学会会員扱いといたします。
定員
100名
*現在非会員の方でも参加申込時に薄・表分科会(年会費 A:3,000円，B:2,200円)にご入会いただければ、本講座より会員扱いとさせて頂きます。
下記応物ホームページより入会登録を行い、仮会員番号取得後、本講座に参加お申し込み下さい。入会決定後、年会費請求書をお送りいたします。
本講座参加費と同時にお振込なさらないで下さい。
http://www.jsap.or.jp/
申込方法
電子メール、ＦＡＸ、はがきのいずれかにてお申し込みください。
参加費は下記口座に参加者名でお振り込みください。入金確認後、参加証をお送りいたします。申し込み後の取り消し、不参加の場合にも参加費の払い戻しはいたしません。また、請求書の発行は原則として、致しません。
領収書はセミナー当日にお渡しいたします。
（申込要領：参加者氏名、住所、勤務先、参加費分類・振込額・振込予定日、会員No(仮会員番号)、電話番号、ＦＡＸ番号、電子メール、参加証送付先（宛名用）
（分科会賛助会社･応用物理学会賛助会社の方はその旨明記）
申込先
〒102-0073 東京都千代田区九段北 1-12-3
井門九段北ビル5Ｆ
応用物理学会 分科会担当 伊丹
TEL：03-3238-1043 , FAX：03-3221-6245
E-mail：divisions@jsap.or.jp
参加費振込先
三井住友銀行 本店営業部（本店も可）
普通預金 9474715
（社）応用物理学会 薄膜・表面物理分科会
申込締切
2005年10月28日（金）
問合せ先
古川 貴司 (株) 日立製作所 中央研究所
TEL: 042-323-1111(内 2173) FAX: 042-327-7677
E-mail：furukawt@crl.hitachi.co.jp
宮田 典幸 産業技術総合研究所
TEL: 029-861-2511, FAX: 029-861-2642
E-mail：nori.miyata@aist.go.jp
講演概要
講演題目
総説 ULSI開発に不可欠なナノレベル分析評価技術
講師
上田 修（富士通研）
次世代のULSI開発においては、ますます微細化が進み、デバイスを構成する薄膜の膜厚、組成、微細構造などのナノレベルの制御が不可欠となることが予想される。これに伴い、薄膜のナノレベルでの分析評価技術の開発も急務となっている。本講演では、このようなデバイス開発における、現在から将来に向けた分析評価のニーズを展望し、開発すべき先端分析評価技術について述べる。
講演題目
先端半導体ウェハーの表面評価技術
講師
杉山直治（半導体ＭＩＲＡＩプロジェクト）
ＬＳＩの性能はゲート長に代表される素子寸法の縮小により飛躍的に向上してきている。さらにウェハーサイズの大口径化に伴う製造効率の向上により、チップ当たりの製造コストも大幅に低減している。このように、素子加工寸法の極めて小さなトランジスタを、大口径のウェハー上に高歩留まりで作成するためには、ウェハー表面の微小パーティクルや汚染物の管理は極めて重要であり、表面検査に対する要求は年々高まっている。
これに加え近年では、ＳＯＩ(Silicon on Insulator)構造や、ひずみＳｉチャネル構造に代表されるように、ウェハーの表面付近の構造を制御することにより素子特性を向上させる試みも多く報告されている。このような新型構造ウェハーでは従来の検査項目に対する精度向上の要求のほかに、より高い性能を引き出すための新たな評価項目の追加が求められている。
本稿ではまず最初に、ウェハー表面検査・評価の基本要求事項を簡単に紹介した上で、素子寸法の微細化・ウェハーサイズの大口径化に伴う検査技術の発展について述べる。さらにＳＯＩ構造、ひずみＳｉチャネル構造などを例に、新型ウェハーの特徴と、そのウェハーを利用した素子の特性を引き出すために新たに要求される評価項目、さらにはそれら評価技術の現状について述べる。
講演題目
ゲート絶縁膜およびMOS界面の化学構造および電子状態分析
講師
宮崎誠一（広島大学大学院先端物質科学研究科）
MOSデバイスの高性能化･高信頼化には、MOS構造の要となるゲート絶縁膜の低欠陥密度・高信頼化と界面構造の精密制御が不可欠である。近年では、許容ゲートリーク電流の観点から、従来のゲートSiO2膜の実用上の薄膜化限界が強く認識されて、物理膜厚を厚く設定できる高誘電率（high-k）ゲート絶縁膜の実用化研究が精力的に実施されている状況にある。そこでは、高品質膜形成に加えて、Si基板やゲート材料との界面反応に対する理解と制御が最重要課題となっている。特に、SiO2換算膜厚1nm以下の要求に適合し得る次世代ゲート絶縁膜の開発では、膜形成時や成膜後の膜質改善を目的とした酸化性雰囲気中熱処理において、界面酸化反応を抑制・抑止するプロセス技術の開発が強く求められている。その一方で、チャネル移動度の劣化低減・防止の観点から、1-2分子層レベルの高品質な基板界面層の形成が必要と考えられており、ゲートリーク電流の低減や信頼性向上の観点からも、基板界面層の役割は重要視されている。これらに加えて、しきい値電圧制御の観点から、ゲート/high-k界面での電子状態（界面ダイポール形成）や反応制御に関心が高まっている。
本講演では、上述の課題や要請に共通した物理分析、すなわちナノメートル領域での化学結合状態や電子状態の定量分析において、最有力な手法の１つに位置づけられる光電子分光手法に焦点を絞り、分析実施例に基づいて、その有用性を解説する。
具体的には、先ず、内殻光電子信号の分析において、化学組成の定量に加えて、化学シフト評価から、ゲート絶縁膜中およびMOS界面で、構成元素がどのような価数や化学結合状態を取っているかを定量評価できることを示す。次に、内殻光電子信号の高結合エネルギー側に現れるエネルギー損失信号が、極薄絶縁薄膜のエネルギーバンドギャップを評価に利用できること示し、価電子帯スペクトルの解析結果と結びつけて、ゲート絶縁薄膜とシリコン基板およびゲート金属とのエネルギーバンドアライメント（電子や正孔に対するエネルギー障壁高さ）が決定できることを紹介する。また、光電子信号の低運動エネルギー側（高結合エネルギー側）のしきい値から、金属の仕事関数が評価でき、合金ゲートの場合は、合金組成と仕事関数の相関をその場分析できることも示す。最後に、ゲート金属形成をすることに無しに、ゲート絶縁膜およびゲート絶縁膜／Si界面における欠陥準位密度のエネルギー分布を定量評価する手法（光電子収率分光）について解説する。
講演題目
角度分解XPSによる半導体薄膜の深さ構造解析
講師
坂本文孝（サーモエレクトロン）
X線光電子分光法（XPS、X-ray Photoelectron Spectroscopy）は定性・定量分析に加えて化学状態分析が非破壊で行えるため、今日では材料分析の分野で最も広く利用されている分析手法の一つである。 XPSの測定深さはおよそ10nm程度で一般的な測定には十分表面敏感な分析手法であるが、数ｎｍ程度の薄膜の解析には十分ではない。このような試料では一般に角度分解XPS（ＡＲＸＰＳ、Angle Resolved XPS）が用いられる。この手法は試料表面から低い角度で脱出する光電子ほど見かけの脱出深さが浅くなるという単純な原理に基づいている。さまざまな脱出角度の光電子を計測することで、検出した特定の元素あるいは化学状態が表面側もしくはバルク側のいずれに多く存在しているかといったような、いわば膜構造を”定性的”に把握することが可能となる。しかしながら特定の元素あるいは化学状態が膜の深さ方向に対してどのような濃度分布を示しているかというような、膜構造を”定量的に”解析することは不可能であり、薄膜の解析手法としては限界があった。ところがごく最近になって最大エントロピー法（MEM、Maximum Entropy Method）をARXPSの測定データに適用して解析することで、薄膜の深さ構造の”定量的”な解明が十分実用に耐えうる精度で実現できることが示され、薄膜解析の可能性が飛躍的に高まることとなった。このARXPS＋MEMによる解析手法を、たとえばSiON膜やHf系High-k膜などの深さ構造解析に適用することで、成膜条件による膜構造の違いや成膜後のプロセスにともなう膜構造の変化を定量的に解明することができる。さらにはこのようにして構造が解明できた膜の電気特性を調べることで、膜構造と電気特性との関連が明らかになり、膜設計に重要な指標を与えることができるようになっている。
講演題目
CD AFMの現状と展望
講師
鈴木操（日本ビーコ株式会社 計測機器 応用技術課）
半導体デバイス構造の微細化に伴い、0.1umデザインルール以降のCD（critical dimension)計測機器に対する各種要求が急速に難易度を増している。130nm、90nmデバイス開発、製造工程ではCD SEMとOCD （Optical Scatterometry CD）が一般的に使用されているが、１．前者に関しては、ウェハー表面（1D）あるいは断面（２D）の２次電子像観察（コントラスト）であり、デバイス構造の立体的（３D）計測が困難である、２．後者に関しては、パターン形状・深さ計測精度はモデリングの成否が測定精度に大きく影響し、また、OCD計測専用パターンと実パターン間の相関関係の把握が難しい、などの問題点が指摘されている。そのため90nm、65nmデザイン以降のインラインCD計測では、CD SEM、OCD計測における問題点を解決あるいは補間するための１つの有力な手法としてCD AFMが着目されつつある。従来、AFMは使用されるプローブ（AFM探針）形状と動作原理、スループットなどの制約からCD計測には不向きとされていた。しかしながら、近年の目を見張るプローブ開発成果や動作方法等の最適化によりパターンCD計測が可能となり、加えて、逆テーパーパターン、Side Wall Roughness（SWR）、Line Edge Roughness（LER）やLine Width Roughness (LWR)などの非破壊・３D計測も実用段階に入りつつある。本講演では米国Veeco Instruments社（旧Digital Instruments）が製造・販売しているCD AFM（X3D）をベースにCD AFM基本動作原理とプローブ形状、また、実際の測定例を交えながらCD AFMの現状と課題および今後の展望について講演する。
講演題目
最新SEMの機能と応用例の紹介
講師
多持 隆一郎（日立ハイテクノロジーズ）
走査電子顕微鏡（Scanning Electron Microscope、以下SEM）による半導体デバイス内部構造の多層薄膜構造観察では、試料表面の形状情報を有する二次電子に加え、組成情報を有する反射電子や透過散乱電子などを効率よく検出することで、膜厚や膜の均一性を評価可能となる。最新のSEMでは、二次電子と反射電子の信号を制御できる検出器が搭載されており、目的に応じた像コントラストの形成が可能である。また、最近ではSEMによる透過電子像の観察も注目されているので紹介する。
一方、最近の半導体プロセスで利用されているArFレジストやLow-K材は、SEM観察を行うと電子ビーム照射による収縮･変形が見られる。この現象は加速電圧を低くすることで軽減できるが、一方ではSEMの分解能が低下するため高分解能観察が困難であった。今回は、測長SEMなどで利用されているリターディング法を適用し、低加速電圧領域においても高分解能観察が可能となったので、その機能と応用についても紹介する。
講演題目
ULSIデバイスにおける不純物分布分析の現状と将来
講師
片岡 祐治（富士通研）
CMOSデバイスの微細化に伴う極浅接合の形成に向けて，極浅い領域に高濃度かつ急峻な分布を持つ不純物注入・熱処理技術が開発され，製造プロセスに適用されている。このようなプロセスを評価するためにはナノレベルの分解能を持った深さ方向分析が不可欠であり，その技術確立が強く望まれている。
半導体中の不純物の深さ方向分析には，二次イオン質量分析法(SIMS)が広く用いられている。 SIMSは，イオン照射によるスパッタリングを利用した高感度な元素濃度分析法で，深さ方向分析を特長とするが，近年のSIMSでは，高い深さ分解能を得るために低エネルギー化した一次イオン(1 keV以下)を用いている。しかし，ナノレベルの分解能を必要とする上記プロセスの評価には，低エネルギー化のみでは解決できない問題がある。具体的には，スパッタリングが定常状態に達する前と後でエッチング速度が著しく異なり，測定プロファイルの深さ換算において換算結果にずれが生じるという問題(プロファイルシフト)と一次イオンの入射角度に依存して表面荒れが起こり，深さ分解能を歪めるという問題である。本講演では，不純物分析の現状として，SIMSにおけるこれら問題点の詳細とその回避・補正法について述べ， SIMSの分析精度について論じる。また，新たな不純物分析技術として高分解能ラザフォード後方散乱分光法 (HR-RBS)による深さ方向分析や走査型プローブ顕微鏡(SPM)を用いた二次元分布評価についても触れる。
講演題目
半導体技術ロードマップに見る半導体技術の動向と計測の課題
講師
水野文夫（明星大学 理工学部）
毎年12月に発表される国際半導体技術ロードマップITRS (International Technology Roadmap for Semiconductors)は、日本・米国・欧州・韓国・台湾の5カ国・地域の半導体技術者が共同で作成したものである。したがって、ITRSに掲げられた“今後15年間にわたる重要課題と開発目標”は半導体製品および半導体技術の今後の開発方向を示しており、当然、必要とされる計測ニーズも記載されている。
ITRSに記述されている重要な課題としては、① パターン寸法をより精密に制御すること、 ② シリコン酸化膜に代わる新しい絶縁材料としてhigh-k（高誘電率）ゲート絶縁膜およびlow-k (低誘電率) 層間絶縁膜を実用化すること、③ 従来のCMOSデバイスから非古典的CMOSデバイス、さらには全く新しいデバイスへとデバイス構造を転換してゆくこと、などが挙げられている。このような技術課題に対応して、計測には ① CD測定（Critical Dimension measurement：寸法測定）の測定再現性をニーズに応えられるように向上させること、② low-k膜の構造評価技法を実用化すること、③ 新しいデバイス構造に対応した測定技術を開発すること、などが要求されている。
CD測定については、レジストパターンの線幅に対して技術ノードの約1/125すなわち3σ 0.7nm、LWR (Line Width Roughness) に対して3σ 0.3nm程度の再現性が要求（＠ 2004年hp90nmノード）されている。 0.3nmは原子1個に相当する大きさにしか過ぎない。×0.7/3年のパターン微細化に合わせてCD測定の再現性を向上して行くことは至難の技である。low-k膜の構造評価については、空孔の平均サイズおよびサイズ分布を精密に制御するために、low-k膜中の空孔を観測できるようにして欲しいとの要求がある。観測すべき空孔のサイズは0.5nmから数10nm程度である。未だ、1nm以下の空孔を検出・分布評価できるような計測手法は無い。さらに、配線に関連して付言すると、Cu配線中にできたボイドをサイズ感度10nm以下で検出したいとの要求があるが、期待に応えられるような計測手法を開発できていない。新しいデバイス構造については、未だ開発目標すら定まっていない点が最大の問題である。たとえば、デバイス構造がFin-FETに変わった場合を想定すると、ゲート長の測定には従来のCD測定法を全く使えなくなる。現在の膜厚測定技術をCD測定可能な技術に仕上げなければならない。実用化のためには時間を要する課題である。
今や、半導体計測技術の進歩が その他の半導体技術の進歩 ひいては 半導体産業発展の鍵を握っていると云っても過言ではない。
講演題目
低誘電率層間絶縁膜材料の構造物性分析技術
講師
秦信宏（半導体MIRAI-産総研次世代半導体研究センター、産総研次世代半導体研究センター）
高田省三（産総研次世代半導体研究センター）
瀧村俊則（産総研次世代半導体研究センター）
國重直子（産総研次世代半導体研究センター）
李賢英（産総研次世代半導体研究センター）
山地正洋（産総研次世代半導体研究センター）
吉川公麿（半導体MIRAI-産総研次世代半導体研究センター、広島大学ナノデバイス・システム研究センター）
ULSI デバイスの微細化にあわせて、配線の信号伝達速度の向上や消費電力低減のために誘電率の低い層間絶縁膜技術の研究・開発が進められています。そこでは、低い誘電率を得るために膜への空孔導入・低密度化を行います。誘電率、絶縁性、化学的安定性、機械強度を制御して研究・開発を進めるためには、空孔径分布、空孔率、骨格化学結合状態、機械強度を非破壊で計測するための新しい構造物性分析技術が求められます。本講演の中では、エックス線小角散乱法、吸着分光エリプソメトリその場測定法、パルスレーザー誘起表面弾性波伝播位相速度周波数分散解析法、赤外域複素誘電関数解析法など、低誘電率層間絶縁膜材料の研究・開発に必要な先端分析技術について述べます。それらの原理と実験・解析手法をまず説明した後に、最近のトピックスとして、パルスレーザー誘起表面弾性波法による誘電体多層構造の機械強度評価で明らかにしたポーラス低誘電率膜材料強度への基板およびプラズマ成膜キャップ膜の影響、低誘電率膜のプラズマダメージや熱膨張係数の定量評価、エックス線小角散乱解析における空孔形状モデルの比較とポーラス低誘電率膜の吸着分光エリプソメトリその場測定法による解析結果を紹介します。
講演題目
リソグラフィにおける評価のニーズと現状
講師
長谷川昇雄（日立ハイテクノロジーズ アプリケーション技術部）
半導体デバイス製造におけるリソグラフィ技術はほぼITRSのロードマップに沿って開発されており、未だに光リソグラフィが主流として用いられている。このような状況でリソグラフィに関する評価技術のニーズは特にCD計測に代表される計測技術と欠陥検査や異物評価、分析等の検査技術が主なものである。幸い近年のデバイス構造は露光装置の焦点深度低下に対応するために平坦化されており、基板の段差に起因した３次元形状評価へのニーズは小さい、しかし、近年の微細加工技術においてはラインパタンの奥行き方向のエッジのばらつきLER(Line Edge Roughness)や、レジストや加工後パタン側壁のテーパ角度等のような詳細な加工形状の測定へのニーズが高まってきた。これはデバイスのゲート加工のようにパタン形状がデバイス動作に影響する割合が大きくなった事による。今後も更に詳細な形状評価が必要となる。また、製造歩留まりやデバイス特性の向上には位置情報を持ったシステマティック欠陥への対策が有効であり、デザインデータを活用した、検査・計測技術が今後重要となる。個々の誤差にとらわれずに平均的なCDを評価し製造条件へフィードバックするAPC(Advaced ProccesControle)へのニーズも大きい。OCD(Optical Critical Dimension)は計測ダメージが少なく平均的なCD計測ができる手段として注目されている。また、Top Dowm型のCD－SEMでも平均的なCD計測が可能な機能や、３次元形状を評価する機能等が新たに開発されている。これらの計測技術は今後の微細化において更に重要な役割を担うと思われる。
講演題目
LSIチップ部の故障解析：光を用いた絞込み技術を中心に
講師
二川 清（NECエレクトロニクス）
最先端ULSIデバイスの研究・開発を効率よく推進するための重要なツールとして、故障解析技術を研究・開発のステップの中にあらかじめ組み込んでおくことは、研究・開発を推進する上で必須のことである。
故障解析の結果検出される欠陥の大きさはマイクロメータレベルからナノメータレベルにわたる。そのような微小領域の欠陥の分析を行なうためには、欠陥が存在する可能性のある箇所を、あらかじめ非破壊で絞り込む必要がある。このような絞込みを行なうための技術は、LSIの故障解析のために開発された技術が大半である。
本講演では、絞込み技術の中でも最も使用頻度の高い「光を用いた絞込み技術」に的を絞り、その発展経緯と現状を述べる。
多層配線化の進んだULSIにおいては、配線での遮蔽によりチップ表面からのアプローチが困難な場合が増している。現在では、チップの裏面から観測する場合が多くなってきている。チップ裏面からの観測にはSiを透過する波長（約1um以上）の光を利用する。レーザ光をチップ裏面から照射する場合は、通常二通りの波長を用いる。光電流（OBIC）を利用する場合は1064nm付近の波長が用いられる（従来法OBIC、SCOBIC、L-SQなど）。一方、光電流の発生を避け、過熱のみを利用する場合は1300nm付近の波長が用いられる（OBIRCH,RIL/SDLなど）。チップ内での微少発光を検出する際には1um以上の波長域での検出感度が高い検出器（MCTなど）が用いられる。
微細化に対する対策としては、固浸レンズが実用化されつつある。チップ裏面から観測するために波長の長い光を使用しなければならないという、空間分解能面からのデメリットを、大きなメリットに変えるのが固浸レンズである。 Siで形成された固浸レンズをチップ裏面に配置することにより、Siの大きな屈折率（約3.5）を生かし、200nm程度の空間分解能を得ることに成功している。ただ、この程度の分解能では、すでに最先端のデバイスの解析は困難になりつつある。分解能ではなく位置精度が重要な要因として認識されてきている。また配線TEGを解析する場合は、配線間隔を広げておくことで、検出感度さえあれば、微細化への対応が可能である。SPMを利用したOBIRCHも微細化対応の候補に挙げられる。
更新：2005/1/1