1. (10:00-10:05)
開会の挨拶

2. (10:05-10:50)
基調講演 : 3次元実装技術とCPI(Chip Package Interaction)の課題
○折井靖光, 鳥山和重, 堀部晃啓, 松本圭司, 佐久間克幸
日本IBM(株) 東京基礎研究所

3. (10:50-11:20)
ロバストLow-k配線の開発指針とインテグレーションによる性能検証
○井上尚也¹, 植木誠¹, 山本博規¹, 久米一平¹, 井口学², 金子隆雄³, 本田広一³, 押田大介²,小沢健², 石塚一成², 堀越賢剛⁴, 川原潤¹, 林喜宏¹
1ルネサスエレクトロニクス株式会社 先行研究統括部, 2デバイス・解析技術統括部, 3実装・テスト技術統括部, 4プラットフォームインテグレーション統括部

4. (11:20-1150)
コンプライアントバンプによる積層接続のイメージセンサーへの応用
○渡辺直也，浅野種正
九州大学大学院システム情報科学研究院

■ 昼食 11:50- 12:40

5. (12:40-13:10)
CuSiN/Cu/Ti系バリア構造におけるCu表面酸化層のEM信頼性へ与える影響
○林 裕美¹、和田 真¹、中尾慎一¹、渡邉 桂¹、坂田敦子¹、梶田明広¹、柴田英毅¹,松永範昭², 加藤 賢²
1(株)東芝 研究開発センター デバイスプロセス開発センター, 2(株)東芝 セミコンダクター社

6. (13:10-13:40)
光電子制御プラズマCVDによるナノグラファイト成長：結晶性の放電条件依存
○小川修一^1,2、佐藤元伸^2,3、角治樹¹、二瓶瑞久^2,3、高桑雄二^1,2
1東北大多元研, 2CREST-JST, 3富士通株式会社

7. (13:40-14:10)
Ti基自己形成バリア構造の誘電体層組成依存性
○小濱和之, 伊藤和博¹, 薗林豊¹, 大森和幸², 森健壹², 前川和義², 白井泰治¹, 村上正紀³
1京都大学大学院工学研究科材料工学専攻, 2ルネサスエレクトロニクス株式会社, 3立命館

8. (14:10-14:40)
光電子制御プラズマCVD法で成膜したネットワークナノグラファイト配線
○佐藤元伸^1,4,5, 小川修一^2,4, 池永英司^3,4, 高桑雄二^2,4, 二瓶瑞久^1,4,5,横山直樹⁵
1富士通(株), 2東北大学, 3JASRI/SPring-8, 4CREST-JST, 5産総研 連携 研究体グリーンナノエレクトロニクスセンター

■ 休憩 14:40-14:55

9. (14:55-15:25)
Cu-TSV/Cu-Snマイクロバンプを有する薄ウェハのストレス評価
○マ・ムルゲサン¹, 福島誉史¹, 田中徹², 小柳光正¹
1東北大学未来科学技術共同研究センターNICHe, 2東北大学医工学研究科

10. (15:25-15:55)
３次元積層技術における低温バンプレスＴＳＶプロセス
○北田秀樹¹, 前田展秀¹, 藤本興治², 水島賢子³, 中田義弘³, 中村友二³, 大場隆之¹ 1東京大学, 2大日本印刷株式会社, 3株式会社富士通研究所3

11. (15:55-16:25)
新プリカーサーを用いた低透水性バリアLow-k SiC膜(k<3.5)
○宇佐美達矢¹, 小林千香子¹, 三浦幸男¹, 大音光市¹, 藤井邦宏¹, 永野修次², 清水秀治² ,加田武史³, 大平達也³
1ルネサスエレクトロニクス株式会社，2大陽日酸株式会社，3株式会社トリケミカル研究所

12. (16:25-16:55)
メタルハードマスクプロセスを用いた32nm以細対応ELK配線技術
○松本晋¹，原田剛史¹，森永泰規¹，稲垣大介¹，柴田潤一¹，田代健二²，可部達也¹，岩崎晃久²，平尾秀司¹，筒江誠¹，野村晃太郎¹，瀬尾光平²，樋野村徹¹，虎澤直樹¹，鈴木繁¹，小林健司²，興梠隼人¹，岡村秀亮¹，神田裕介¹，重歳卓志¹，渡辺雅之²，冨山圭一¹，清水英樹²，松本宗之¹，佐々木俊之²，濱谷毅¹，萩原清己¹，上田哲也¹
1パナソニック（株）, 2パナソニックセミコンダクターエンジニアリング（株）

13 (16:55-17:00)
閉会の挨拶