10:00-12:00
1. Experimental Study on Carrier Transport Properties in Extremely-Thin Body Ge-on-Insulator (GOI) p-MOSFETs with GOI Thickness Down to 2 nm
X. Yu(高木研)　他
東京大学大学院工学系研究科電気系工学専攻

2. Advanced SPCプロセスにより形成された高移動度poly-Siナノワイヤトランジスタにおける電気輸送特性
小田　穣、佐久間　究、上牟田雄一、齋藤真澄
東芝　研究開発センター　ＬＳＩ基盤技術ラボラトリー

3. Understanding of BTI for Tunnel FETs
水林　亘
国立研究開発法人産業技術総合研究所　ナノエレクトロニクス研究部門新材料デバイス集積グループ

4. IEDM2015を振り返って
IEDM2015 Publicity Chair　高柳万里子
株式会社東芝

昼食 12:00-13:30

13:30-15:00
5. van der Waals Junctions of Layered 2D Materials for Functional Devices
町田友樹
東京大学生産技術研究所

6. CMOS Photonics Technologies Based on Heterogeneous Integration of SiGe/Ge and III-V on Si
竹中　充　他
東京大学大学院工学系研究科電気系工学専攻

7. 2RW Dual-port SRAM Design Challenges in Advanced Technology Nodes
新居　他
ルネサステクノロジ

休憩　　15:00-15:20

15:20-16:50
8. 次世代垂直磁化MTJを用いた高速・低消費電力のキャッシュメモリ階層技術を持つノーマリーオフプロセッサ
池上一隆、野口紘希、高谷　聡、鎌田親義、天野　実（*）、安部恵子、櫛田桂一(*)、北川英二、落合隆夫(*)、下村尚治、才田大輔、川澄　篤(*)、原　浩幸(*)、伊藤順一、藤田　忍
株式会社東芝　研究開発センター、株式会社東芝　半導体研究開発センター

9. 極低ドレイン電圧で急峻なS値を持つPN Body Tied SOI FET
井田次郎　他
金沢工業大学工学部、LAPISセミコンダクター、高エネルギー加速器研究機構

10. 総合討論

17:00-
懇親会

以上