第35回 研究集会
シリコンデバイスの研究開発は限界だと言われながらも、その開発スピードはまったくとどまることを知らない。12月に行われたIEDM'01においても、すでにサブ50nmCMOS技術が多く発表されている。一方で, 微細化するとともに、いままで技術的なノウハウと習熟度でこなせてきた課題が、本質的かつ原理的な問題としてクローズアップされてきていることも特徴である。さらには、そのようなデバイスを何にどういう形で使っていくということを考えながら進めなくてはならない。つまり今こそ、デバイス物理やプロセス科学を徹底して磨くとともに、またその応用を見据えながら次世代に備えるときである。
上記の点を考え, 今回の研究会はデバイスの物理的側面からSOCデバイス技術、あるいはTFTまでを含めた形で、広くまた深く9時から18時まで徹底的に議論したい。
| テーマ | 最先端シリコンデバイス技術 |
|---|---|
| オーガナイザー | 鳥海明（東京大学） |
| 共催 | 電子情報通信学会 シリコン材料・デバイス研究会 |
プログラム
9:00-9:15
はじめに 鳥海明（東京大学）
9:15-9:45
・NOオキシナイトライドゲート絶縁膜とNiサリサイドを用いた高性能35nmゲート長CMOS
稲葉 聡, 岡野 王俊, 松田 聡, 藤原 実, 外園 明, 安達 甘奈, 大内 和也, 須藤 裕之, 福井 大伸, 清水 敬, 森 伸二, 小熊 英樹, 村越 篤, 井谷 孝治, 工藤 知靖, 柴田 英紀, 谷口 修一, 高柳 万里子, 東 篤志, 親松 尚人, 須黒 恭一, 勝又 康弘,
豊島 義明, 石内 秀美
東芝 セミコンダクター社 システムLSI開発センター & プロセス技術推進センター
9:45-10:15
・100nm世代SOC対応CMOSプロセス
小野 篤樹, 深作 克彦, 平井 友洋, 小山 晋, 真壁 真理子, 松田 友子, 瀧本 道也, 国宗 依信, 池澤 延幸, 山田 泰久, 小場 文夫, 今井 清隆, 中村 典生
NEC エレクトロンデバイス 先端デバイス開発本部
10:15-10:45
・高信頼性と高性能を両立するシステムオンチップ対応CMOS技術
西田 征男, 佐山 弘和, 太田 一伸, 尾田 秀一, 片山 実紀, 井上 靖朗, 森本 博明, 犬石 昌秀
三菱電機 ULSI技術開発センター 先端デバイス開発部
10:45-11:15
・100nm世代のSoCプラットフォームに向けた高速および低電力／RF用途対応50nmCMOS技術
大西 和博, 土屋 龍太, 山内 豪1, 大塚 文雄*, 満田 勝弘**, 長谷 昌俊2, 中村徹2, 川原 尊之, 尾内 享裕
日立製作所中央研究所、*日立製作所デバイス開発センタ、**日立製作所半導体事業部、1 日立超LSIシステムズ、2 法政大学
11:15-11:45
・デュアルオフセット構造を有する135GHz fmax SOIトランジスタの高周波アナログ混載技術
松本 拓治, 前田 茂伸, 太田 和伸, 平野 有一, 永久 克巳, 佐山 弘和, 岩松俊明, 山本 和也, 加藤 隆幸*, 山口 泰男, 一法師 隆志, 尾田 秀一, 前川 繁登, 井上 靖朗, 犬石 昌秀
三菱電機 ULSI技術開発センター、*高周波光素子事業統括部
昼休み（11:45-13:00）
13:00-13:30
・人工指紋デバイス：ロジックLSI互換プロセスで作成した多結晶シリコンTFTによるセキュリティーの作りこみ
前田 茂伸, 栗山 祐忠*, 一法師 隆志, 前川 繁登
三菱電機 ULSI技術開発センター、*知的財産センター
13:30-14:00
・A Stacked-Surrounding Gate Transistor (S-SGT) Structured Cellを用いた新しい高密度フラッシュメモリ
木下 和司, 遠藤 哲郎, 谷上 拓司, 和田 昌久, 佐藤 功太, 山田 和也, 横山 敬, 竹内 昇, 田中 研一, 粟谷 信義, 崎山 恵三, 舛岡 富士雄
東北大学 電気通信研究所
14:00-14:30
・MONOSメモリのトンネル注入プログラム特性のトラップ密度依存解析モデルとMONSメモリ特性予測
野本 和正, 藤原 一郎, 青笹 浩，寺野 登志夫, 小林 敏夫
ソニーセミコンダクタネットワークカンパニー LSIテクロノジー開発部門
14:30-15:00
・金属オーバーゲート構造を用いた低電力・高周波SOI-DTMOS
廣瀬 達哉, 籾山 陽一, 小杉 真人, 加納 英樹, 渡邊 祐, 杉井 寿博
富士通研究所 フォトエレクトロニクス研究所
15:15-15:45
・FD/DG-SOI MOSFETsによるスケーリング限界へのアプローチ
久本 大
日立製作所 中央研究所
15:45-16:15
・SoC性能評価関数を用いた最適マルチ・トランジスタ・パラメータ設計の決定手法
竹内 潔, 最上 徹
NEC シリコンシステム研究所
16:15-16:45
・ESS技術を用いたSON-MOSFETの試作
佐藤 力, 新居 英明, 幡野 正之, 竹中 圭一, 林 久貴, 石行 一貴, 平野 智之, 井田 和彦, 青木 伸俊, 大黒 達也, 井納 和美, 水島 一郎, 綱島 祥隆
東芝 セミコンダクター社 プロセス技術推進センター
16:45-17:15
・シリコン極狭チャネルMOSFETにおける量子効果を利用したデバイス設計
間島 秀明, 齊藤 裕太, 平本 俊郎
東京大学生産技術研究所
17:15-17:45
・量子閉じ込め効果が薄膜SOI MOSFETの電気特性に与える影響について
内田 建, 古賀 淳二, 大場 竜二, 沼田 敏典, 高木 信一
東芝
17:45-18:00
総合討論