９：１５- ９：２０　Opening Remark

－Metallization 1－
９：２０- ９：４５
MPA(methylpyrolidine alane)を用いたAl CVD技術
坂本学、益一哉（東京工業大）、杉本恵理、李珍一、畠中正信、高橋善和、石川道夫（アルバック）、古村雄二（フィルブリッジ）

９：４５-１０：１０
SiH4/Si2H6を用いた選択的シリサイド化によるCu配線酸化防止用CoSi層の形成
霜垣幸浩、平井里佳、野田優、小宮山宏（東京大）

１０：１０-１０：３５
True Influence of Wafer-Backside Copper Contamination During the Back-End Process on Device Characteristics
朴澤一幸、由上二郎（日立）

（休憩）

－RF Inductor / Wireless Interconnect－
１０：５０-１１：１５
高抵抗SOI基板上のスパイラル・インダクタの寄生抵抗のモデリング
西島辰司、島秀樹、清水由幸、松岡俊匡、谷口研二（大阪大）

１１：１５-１１：４０
オンチップRF可変インダクタの開発
横山佳巧、福重孝志、秦誠一、益一哉、下河辺明（東京工業大）

１１：４０-１２：０５
Influence of Si Substrate Ground on Antenna Transmission Gain for On-Chip Wireless Interconnect
S. Watanabe, A.B.M. H. Rashid and T. Kikkawa（広島大）

（昼食）

－Packaging－
１：００-１：４０
SiP技術の特徴と配線技術融合への期待 （招待講演）
盆子原學（ASET）

１：４０-２：２０
ウエーハレベル3次元集積化技術（招待講演）
栗野浩之（東北大）

－Metallization 2－
２：２０-２：４５
超臨界流体を利用した配線形成技術
近藤英一（山梨大）

２：４５-３：１０
バリアメタル上の触媒なし無電解銅めっき技術
新宮原正三、王増林、八重樫道、坂上弘之、高萩隆行（広島大）

（休憩）

－Low-k Dielectrics－
３：２５-３：５０
ナノ粒子積層による低誘電率ポーラスダイヤモンド膜の形成
坂上弘之、石川佐千子、富本博之、新宮原正三、高萩隆行（広島大）

３：５０-４：１５
Evaluation of Low-k Porous Silica Films Incorporated With Ethylene Groups
内田恭敬、加藤隆史、及川雅砂子（帝京科学大）

４：１５-４：４０
Cu Dual Damascene Interconnects with In-Situ Fluorinated Carbon-Nitride (FCN: -C=N(F)-) Barrier Layers in Low-k Organic Film
大竹浩人、齋藤忍、多田宗弘、原田恵充、小野寺貴弘、林喜宏（NEC）

４：４０-５：０５
電界ストレスによるlow-k膜の比誘電率上昇（TDDI） 龍崎大介、石田猛、古澤健志（日立）

（休憩）

－Cu Reliability－
５：２０-５：４５
CMOS LSIにおけるCu配線のストレスボイディング現象
吉田健司（東芝マイクロエレクトロニクス）、藤巻剛、宮本浩二、金子尚史、中澤寛、森田正子（東芝セミコンダクター社）、本間友幸（岩手東芝エレクトロニクス）

５：４５-６：１０
Cu配線のストレスマイグレーションによるVia劣化とその対策
大島隆文、山口日出、青木英雄、斎藤達之、石川憲輔、日野出憲治（日立）

６：１０-６：３５
Suppression of Stress Induced Open Failures Between Via and Cu Wide Line by Inserting Ti Layer Under Ta/TaN Barrier
植木誠、廣井政幸、五十嵐信行、小野寺貴弘、古武直也、吉木政行、林喜宏（NEC）

６：３５-６：４０（Closing Remark）