2005年1月21日(金) 9:30-17:10

第67回 研究集会

開催場所

日本大学理工学部船橋キャンパス

〒274-8501 千葉県船橋市習志野台7-24-1
東葉高速鉄道 船橋日大前駅徒歩0分
http://www.cst.nihon-u.ac.jp/c_guide/access.html
テーマ 最先端CMOS技術(IEDM特集)
担当 ULSIデバイス研究委員会(委員長 平本俊郎)

プログラム

9:30 はじめに (東京大学生産技術研究所 平本俊郎)

9:35 IEDM2004を振り返って  (講演者未定)

10:00
17.3
:Sub-10-nm平面型Bulk CMOSにおけるS/D直接トンネル電流特性
NEC システムデバイス研究所、NEC 基礎・環境研究所*、NEC情報システムズ**
若林整、江崎達也、羽根正巳、池澤健夫**、阪本利司*、川浦久雄*、山上滋春、五十嵐信行、竹内潔、山本豊二

10:25
7.6
:高性能・部分空乏型および完全空乏型ひずみSOI-MOSFET(仮題)
MIRAI-ASET,東芝セラミックス*,コマツ電子金属**, MIRAI-AIST***,東京大学+++
沼田敏典, 入沢寿史, 手塚勉, 古賀淳二, 平下紀夫, 臼田宏治,豊田英二 *,宮村佳児**, 田邊顕人, 杉山直治, 高木信一***,+++

10:50
9.3
:チャネル方向と構造起因歪みの組み合わせを用いた45nm世代のための高移動度CMOSFET
(株)東芝 セミコンダクター社 システムLSI第一事業部 システムLSIデバイス技術開発統括部 菰田泰生

11:15
9.5
:Si(100),(110),(111)面上のn及びp型反転層における一軸応力下の移動度の面内異方性とユニバーサリティー
東京大学大学院
入江宏、喜多浩之、弓野健太郎、鳥海明

11:40  昼食

12:45
8.1
:集積シリコン単電子トランジスタ回路を用いた電流スイッチング及びアナログパターンマッチングの室温実証
東京大学生産技術研究所
齋藤真澄、原田英浩、平本俊郎

13:10
4.4
:組成制御Niフルシリサイド電極を用いた低消費電力向けHfSiONゲート絶縁膜MOSFET
NEC システムデバイス研究所
高橋健介、間部謙三、五十嵐多恵子、五十嵐信行、長谷卓、吉原拓也、渡部平司、辰巳徹、望月康則

13:35
5.4
:ACストレス下でのNBTIに及ぼすSiON中窒素プロファイルの影響
(株)東芝 研究開発センター LSI基盤技術ラボラトリー
三谷祐一郎

14:00
5.7
: HfO2系high-kゲート絶縁膜信頼性劣化の物理モデル
(株)半導体先端テクノロジーズ、筑波大学1、広島大学2、物質材料研究機構 3、早稲田大学4
鳥居和功、白石賢二(1,3),宮崎誠一(2),山部紀久夫(1,3),M. Boero(1) 知京豊裕(3),山田啓作(3.4),北島洋,有門経敏

14:25
20.3
:HfSiON-CMOSFETの高性能・高信頼性に向けたHf濃度の指針
(株)東芝 セミコンダクター社 SoC研究開発センター、プロセス技術推進センター*
渡辺健、高柳万里子、小島健嗣、関根克行*、山崎博之*、江口和弘*、石丸一成

14:50  休憩

15:10
27.2
:Wide-range バックバイアス制御を可能にする低電力・高性能Silicon on Thin BOXデバイス技術
日立製作所・中央研究所、*ルネサステクノロジ・先端デバイス開発部
○土屋龍太、堀内勝忠、木村紳一郎、山岡雅直、河原尊之、前川繁登*、一法師隆志*、大路譲*、松岡秀行

15:35
17.4 : ゲートLERがsub-50nm
N-MOSFETのextension不純物分布へ及ぼす影響の直接評価
富士通研究所 シリコンテクノロジ研究所 先端CMOS研究部、富士通*
福留秀暢、籾山陽一*、久保智裕*、田川幸雄*、青山敬幸、有本宏*

16:00
38.3
:90/130nm
テクノロジのCMOS回路におけるソフトエラーの包括的な研究
富士通研究所、富士通*、大阪大学RCNP**
戸坂義春、江原英郎*、井桁光昭*、上村大樹、岡秀樹、松岡伸行**、畑中吉治**

16:25
37.5
:キャパシタレス1T-DRAMのスケーラビリティ
富士通研究所 シリコンテクノロジ研究所 先端CMOS研究部
田中徹、吉田英司、宮下俊彦

16:50  総合討論 (司会未定)

17:10  終了

このページの上部へ