第90回 研究集会
開催場所
機械振興会館 6階67号室
（〒105-0011 東京都港区芝公園3-5-8 地下鉄神谷町下車徒歩10分 ）| テーマ | IEDM特集（先端CMOSデバイス・プロセス技術） |
|---|
プログラム
1. (9:30-9:40)
はじめに
平本俊郎（東京大学生産技術研究所）
2. (9:40-10:00)
IEDM2006を振り返って
坂本邦博（NEDO電子・情報技術開発部）
3. (10:00-10:30)
(100)及び(110)基板上のeSiGeによる歪みSiチャネルを有するMetal/High-k GateStack CMOSFET特性
舘下八州志、王俊利、長野香、平野智之、宮波勇樹、生田哲也、片岡豊隆、菊池善明、山口晋平、安藤崇志、田井香織、松本良輔、藤田繁、山根千種、山本亮、神田さおり、釘宮克尚、木村忠之、大地朋和、山本雄一、長濱嘉彦、萩本賢哉、若林整、田川幸雄、塚本雅則、岩元勇人、齋藤正樹、門村新吾、長島直樹 （ソニー 半導体事業本部）
4. (10:30-11:00)
（仮題）高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)
新居英明 他（東芝、ソニー、NECエレクトロニクス）
5. (11:00-11:30)
SOCを低電力化する回路技術とデバイスモデルの課題
石橋孝一郎1、大林茂樹1、永久克己1、谷沢元昭1、塚本康正1、長田健一2、宮崎裕行2、山岡雅直2（1.ルネサステクノロジ、2.日立製作所 中央研究所）
昼食 11:30 - 12:30
6. (12:30-13:00)
高速ユニポーラースイッチングRRAM技術
細井康成1、玉井幸夫1、大西哲也1、渋谷隆広1、井上雄史1、山崎信夫1、中野貴司1、大西茂夫1、粟屋信義1、井上公2、高木英典2、赤穂博司2、十倉好紀2、島久3、秋永広幸3（1 シャープ(株) 技術本部、2 産総研 強相関電子技術研究センター、3 産総研ナノテクノロジー研究部門）
7. (13:00-13:30)
不純物偏析Schottkyソース/ドレインを用いた高性能FinFET
金子明生1、八木下淳史4、矢橋勝典1、窪田壮男1、大村光広1、松尾浩司1、水島一郎1、岡野王俊2、川崎博久4、泉田貴士2、金村貴永2、青木伸俊2、木下敦寛3、古賀淳二3、稲葉聡2、石丸一成4、豊島義明2、石内秀美2、須黒恭一1、江口和弘1、綱島祥隆1（1東芝セミコンダクター社 プロセス技術推進センター、2東芝セミコンダクター社 半導体研究開発センター、3東芝研究開発センター LSI基盤技術ラボラトリー、4東芝アメリカ電子部品社）
8. (13:30-14:00)
基板バイアス係数可変完全空乏型SOI MOSFETの短チャネル特性評価
大藤徹1、更屋拓哉1、下川公明2、堂前泰宏2、長友良樹2、井田次郎2、平本俊郎1（1.東京大学生産技術研究所、2.沖電気 研究本部 デバイス研究開発部）
9. (14:00-14:30)
High-k及びSiO2ゲート絶縁膜を有するMOSFETにおける低電界移動度と高電界キャリア速度の関係
齋藤真澄、内田建（東芝 研究開発センター）
休憩 14:30-14:50
10. (14:50-15:20)
SOI基板上のNi-FUSI/HfSiON MOSFET におけるしきい値電圧制御
寺島浩一、間部謙三、高橋健介、渡部宏治、小倉卓、西藤哲史、忍田真希子、五十嵐信行、辰巳徹、渡辺啓仁（日本電気 システムデバイス研究所）
11. (15:20-15:50)
Dual-core-SiON技術を活用したhp65-SoC LOP向けOI-SiNゲート絶縁膜
辻川真平1,3、*梅田浩司1、林岳1、大西和博1、志賀克哉1、河瀬和雅2、由上二郎1、吉村秀文1、米田昌弘1（*登壇者、1.ルネサステクノロジ、2. 三菱電機 先端技術総合研究所、3. 現 ソニー）
12. (15:50-16:20)
Sub-50 nm MOSFETにおけるポリゲート起因キャリア分布ばらつきの抑制
福留秀暢1、籾山陽一1、久保智裕2、吉田英司1、田島貢2、森岡博2、青山敬幸1,3（1富士通研究所、2富士通、3現Selete）
13. (16:20-16:50)
総合討論