第10回 研究集会
DRAMの世代交代、つまり、大容量化は、ビットコストが全世代よりも低くなることにより、概ね3年で4倍の速度で達成されてきた。そして、この世代交代を支えてきたのがデバイスの微細化である。最近では、大容量DRAMに対する需要面での立ち上がりの遅れと、マルチメディア時代における用途の多様化による前世代DRAM需要寿命の延びに起因して、複数世代DRAMの同時需要時代が到来しつつある。このため、量産レベルでの世代交代がこのトレンドから遅れつつあるけれども、DRAMは、同世代での微細化によりビットコストを低下させ今後も大きな需要に応えていくことが期待され、複数世代DRAMの同時需要時代においても、当面はLSIプロセスのテクノロジードライバーの役割を果たしていくと考えられる。
しかしながら、DRAMの微細化が進むに伴い、素子構造の複雑化や技術開発の難度上昇などにより工程数が増加し、設備投資が増大するため、製造コストが増加することが大きな問題となってきている。一方、このような微細化の進展によって、ロジック回路と必要なDRAMメモリを１チップに集積することが可能となり、ロジックーメモリ間のデータ転送速度を飛躍的に向上させることやI/Oの削減で大幅な低消費電力化が達成出来る見通しがでてきた。所謂、DRAM混載ロジックである。システムLSI化を促進し、応用システムの性能向上に大きく寄与するとともに、半導体の大きな投資を有効に回収を行うキーとしても期待を集めている。ところが、このデバイスでは、ロジックデバイス並みの高性能が要求される。これは、プロセス的観点からいうと、幾つかの要求として現われるが、その内の主要な2つを挙げる。まず、DRAMのワード線やビット線で適用されているタングステンポリサイド配線に替わる低抵抗配線が要求される。また、ロジック部のトランジスタ性能をロジックデバイス並みの高性能にしなければならず、そのためには、トランジスタ形成後のDRAM形成フローの熱処理を極力低温化、短時間化する必要がある。
また、DRAM自体においても、セル構造を簡略化し、分割動作を少なくする必要性が生じている。これによって、工程数を少なくしたり、或いは、チップサイズを小さくすることでき、ビットコストを低減することが可能となる。前者のためには、キャパシタに高誘電体膜を適用するのが有効であり、また、後者のためには、DRAM混載ロジック同様、ワード線やビット線を低抵抗化する必要がある。さらに、これらの要求は、将来の極低電源電圧動作の超高速I/O RAM、或いは、FeRAMにも当てはまると考えられる。
本研究集会では、これらの要求を満たす新材料の基本特性とその実デバイスへの適用について議論する。低抵抗配線材料として、ポリメタル、或いは、メタルを取り上げ、特に、ゲート電極への適用についてレビューする。また、低温、短時間の熱処理プロセスで形成でき、セル構造を簡略化できるキャパシタ材料として、ペロブスカイト構造を有する高、或いは、強誘電体膜に注目し、その将来性を探る。
| テーマ | ポリメタル及びメタルゲート／高・強誘電体 |
|---|---|
| オーガナイザー | 西村 正（三菱電機） |
プログラム
１０：００～１０：１０
開会の挨拶
三菱電機
西村 正
１０：１０～１０：４０
ポリメタル(W/WSiN/poly-Si)デュアルゲートCMOSの1Gbit DRAMへのインテグレーション技術
(株)東芝 マイクロエレクトロニクス技術研究所
樋浦洋平、東篤志、中嶋一明、赤坂泰志、宮野清孝、新田博行、本庄敦、土田賢二、豊島義明、須黒恭一、幸山裕亮
１０：４０～１１：１０
湿式水素酸化を用いたW/WNx/デュアル多結晶シリコン積層ゲートにおけるゲート酸化膜信頼性の研究
1)日立製作所中央研究所、2)日立製作所デバイス開発センタ
1)大西和博、1)山本直樹、1)内野俊、1)花岡裕子、1)土屋龍太、2)野中裕介、2)田辺義和、2)梅沢唯史、2)福田直樹、2)三谷真一郎、1)芝健夫
１１：１０～１１：４０
a-Si/TiNバッファ膜を用いた低抵抗・高耐熱性W/pn-poly-Si Gate CMOS
NEC(株) 1)シリコンシステム研究所、2)ULSIデバイス開発研究所
1)若林 整、1)山本 豊二、2)吉田 和由、2)曽田 栄一、2)徳永 賢一、1)最上 徹
１１：４０～１２：１０
メタルゲート、高誘電体ゲート絶縁膜を用いた高性能トランジスタ -0.1um世代に向けたダマシンゲート技術-
(株)東芝 マイクロエレクトロニクス技術研究所
八木下淳史、齋藤友博、中嶋一明、犬宮誠治、赤坂泰志、小澤良夫、南幅 学、矢野博之、稗田克彦、綱島祥隆、須黒恭一、有門経敏、奥村勝弥
１３：１０～１３：４０
低抵抗bcc-TaゲートCMOS技術
1)東北大学大学院工学研究科電子工学専攻、2)東北大学未来科学技術共同研究センター
1)牛木健雄、1)河合邦浩、1)島田浩行、1)伊野和英、2)大見忠弘
１３：４０～１４：１０
溶液気化 CVDによる(Ba,Sr)Ti03キャパシタ技術
三菱電機株式会社 先端技術総合研究所
大森達夫、黒岩丈晴、芝野照夫、川原孝昭、堀川剛
１４：１０～１４：４０
新規厚膜スタック型白金電極を用いたBSTキャパシタの集積化技術
1)三菱電機(株)ULSIデバイス開発センター先端デバイス開発部、2)菱電セミコンダクタシステムエンジニアリング(株)
1)常峰美和、1)奥平智仁、1)柏原慶一朗、1)油谷明栄、1)伊藤博巳、1)西村正、2)藤田靖
１４：４０～１５：１０
0.10μmスタック型DRAMに向けたBSTキャパシタスケーリングを実現するオール・ペロブスカイト結晶構造キャパシタ技術
1)(株)東芝 マイクロエレクトロニクス技術研究所、2)(株)東芝 研究開発センター
1)稗田克彦、1)江口和弘、2)福島伸、1)青山知憲、1)名取克晃、1)清利 正弘、1)山崎壮一、1)出羽光明、1)丹羽祥子、1)福住嘉晃、1)石橋裕、1)幸山裕亮、1)有門経敏、1)奥村勝弥
１５：４０～１６：１０
SBTキャパシタの分極反転モデルとFeRAM回路シミュレーションへのその応用
松下電子工業株式会社 1)半導体事業本部、2)プロセス開発センター 解析技術部
1)竹尾昌人、2)吾妻正道、1)平野博茂、2)浅利康二、1)森脇信行、2)大槻達男、1)辰馬賢一郎
１６：１０～１６：４０
FeRAM安定動作のためのPZTおよび容量上部電極スパッタプロセスの制御
NEC シリコンシステム研究所 超高集積回路研究部
井上尚也、竹内常雄、林喜宏
１６：４０～１７：１０
千鳥キャパシタ配置を用いたメガビット向け1T/1C FeRAMメモリセル
1)日立製作所中央研究所、2)日立製作所半導体事業本部、3)日立超LSIシステムズ
1)可知剛、2)庄司健一、3)山下寿臣、3)木須輝明、1)鳥居和功、1)組橋孝生、1)藤崎芳久、1)横山夏樹
懇親会：(１７：４０～)