第139回 研究集会
開催場所
産業技術総合研究所 臨海副都心センター別館バイオ・IT融合研究棟 11F 会議室１
http://unit.aist.go.jp/waterfront/jp/menu/access_map/index.html| テーマ | VLSIシンポジウム特集 （先端CMOSデバイス・プロセス技術） |
|---|---|
| 参加費 | 分科会員 2000円、非分科会員 4000円 |
プログラム
10:00 はじめに 坂本邦博（産総研）
10:05 基板貼り合わせ法による自己整合型InGaAs nMOSFET/Ge pMOSFET集積化CMOSの実現
横山正史1、金相賢1、張睿1、田岡紀之1、卜部友二2、前田辰郎2、高木秀樹2、安田哲二2、山田永3、市川磨3、福原昇3、秦雅彦3、杉山正和1、中野義昭1、竹中充1、高木信一1 （1東京大学、2産業技術総合研究所、3住友化学株式会社）
10:30 プラスマ後酸化法による1 nm EOT Al2O3/GeOx/Geゲートスタックを用いた高移動度Ge pMOSFET
張睿 岩崎敬志 田岡紀之 竹中充 高木信一 （東京大学）
10:55 トライゲートナノワイヤMOSFETの閾値電圧・ドレイン電流ばらつきの統一的理解
齋藤真澄、太田健介、田中千加、中林幸雄、内田建*、沼田敏典 （㈱東芝研究開発センター LSI基盤技術ラボラトリー、*東京工業大学）
11:20 LSI多層配線中に高耐圧インターフェイスを実現するBEOLトランジスタ技術
金子貴昭、井上尚也、齋藤忍、古武直也、林喜宏 （ルネサスエレクトロニクス 先行研究統括部）
11:45 STT-MRAM 性能向上化のための歪みエンジニアリング手法の提案
射場義久、角田浩司、吉田親子、能代英之、高橋厚、山崎裕一、中林正明、畑田明良、青木正樹、杉井寿博 （超低電圧デバイス技術研究組合）
12:10-13:30 昼食
13:30 2011 Symp. on VLSI Tech.を振り返って
若林整 （ソニー(株)）
13:55 エピタキシャルNiSi2 S/D MOSFETsにおける接合位置及びショットキーバリアハイトの精密制御
水林 亘、右田真司、森田行則、 太田裕之 （半導体MIRAI-NIRC、産業技術総合研究所）
14:20 高集積SRAMセルにおけるMOSばらつき起因のディスターブ・書込みマージン劣化を改善する回路技術
矢部友章、川澄篤、平林修、櫛田桂一、鈴木東、武山泰久、橘文彦、藤村勇樹、仁木祐介、静野観椰子、佐々木慎一 （東芝 セミコンダクター社）
14:45-15:00 休憩
15:00 RTNに対する信頼性を考慮したSRAMの設計法
竹内 潔、南雲 俊治、長谷 卓 （ルネサスエレクトロニクス（株））
15:25 デバイスシミュレーションによるランダムテレグラフノイズの本質理解
東悠介、1百々信幸、1百瀬寿代、1大黒達也、松澤一也 （株式会社東芝 研究開発センター LSI基盤技術ラボラトリー、1株式会社東芝 研究開発センター デバイスプロセス開発センター 高性能CMOSデバイス技術開発部）
15:50 チャネル不純物量制御によるNBTIに起因するしきい値ばらつき増大の抑制
角村貴昭1、西村 淳2、アニル クマール2、西田彰男1、竹内 潔1、稲葉 聡1、平本俊郎1,2、最上 徹1（1MIRAI-Selete、2 東京大学・生産技術研究所）
16:15 40nm世代CMOSデバイス量産におけるProcess Compact Modelの開発と特性ばらつきの効率的な低減への応用
筧 和憲、相川 恒、田所忠泰*、江口英孝、平湯剛士、吉村尚郎、浅見哲也、石丸一成 （(株)東芝 セミコンダクター社、*東芝インフォメーションシステムズ(株)）
16:40 総合討論
17:10 終了