30日午前　座長　福田浩一(沖電気)

1. 10:00～10:25
３次元配線容量シミュレーションに基づいたサブ100nm世代eSRAMのスケーリングの検討
○塚本康正・国清辰也・新居浩二・牧野博之・岩出秀平・石川清志・井上靖朗（三菱電機）

2. 10:25～10:50
微細トランジスタの閾値逆狭チャネル効果の解析
〇若原祥史・大倉康幸・天川博隆・西謙二（半導体先端テクノロジーズ）

3. 10:50～11:15
極微細SOI MOSFETにおけるソース・ドレイン設計法の検討
○河本章宏・佐藤伸吾・大村泰久（関西大）

4. 11:15～11:40
TCADによる完全空乏型SOIトランジスタ設計
○三浦規之・小松原弘毅・望月麻理恵・林洋一・福田浩一（沖電気）

30日午後　座長　松澤一也（東芝）

5. 13:00～13:25
統計的解析によるPoly-Si TFTの結晶粒界の影響の評価
○北原義之（東芝）

6. 13:25～13:50
準バリスティックMOSFETの電子散乱効果
○和田尚也・名取研二（筑波大）

7. 13:50～14:15
MD/EMC法による反転層移動度のロールオフ現象の解析
○領家弘典・鎌倉良成・谷口研二（大阪大）

＜休憩＞14:15～14:30

座長　大倉康幸（Selete）

8. 14:30～14:55
モンテカルロシミュレーションにおける量子力学的補正
○土屋英昭・三好旦六（神戸大）

9. 14:55～15:20
量子輸送現象の記述のための基底関数について
○森藤正人・加藤克彦（大阪大）

10. 15:20～15:45
量子格子気体法によるデバイス内部の電子波伝播解析
◯酒井敦・鎌倉良成・谷口研二（大阪大）

1日午前 座長　小川公裕　(ソニー)

11. 10:00～10:25
SPICEを使用した高精度クロストーク解析システム
○大嶋孝幸（ＮＥＣエレクトロンデバイス）・坂本明広・三角和子（ＮＥＣマイクロシステム）・蓑田幸男・藤田陽子・齋藤敏幸（ＮＥＣエレクトロンデバイス）

12. 10:25～10:50
汎用PCクラスタを用いた並列回路シミュレーションシステム
○桑田公彦（ＮＥＣ）・杉谷直樹（ＮＥＣ情報システム）・蜂屋孝太郎・立川江介・斎藤敏幸・中田登志之（ＮＥＣ）

13. 10:50～11:15
Yパラメタを用いたMOSFET高周波特性記述の検討
○上野弘明・神保聡・河野博昭・森川慶一・中山範明・三浦道子・ハンスユルゲンマタウシュ（広島大）

14. 11:15～11:40
MOSFETマッチング特性の統計的評価とモデル化の検討
○清水由幸・中村光男・松岡俊匡・谷口研二（大阪大）

1日午後 座長　鎌倉良成(大阪大学)

15. 13:00～13:25
ESD保護素子の等価回路モデルの検討
○安西浩美・戸坂義春・鈴木邦広・岡秀樹（富士通研）

16. 13:25～13:50
車載用ICのESDサージシミュレーション
○河野憲司・阿部龍一郎・浅井昭喜・樋口安史（デンソー）

17. 13:50～14:15
シリサイドブロックとコンタクト抵抗がESD保護素子の発熱に与える影響
○松沢一也・松橋豊明・川島博文（東芝）

18. 14:15～14:40
遺伝的アルゴリズムを用いた多目的最適化の検討
○和田哲典（東芝）

19. 14:40～15:05
遺伝的アルゴリズムを用いた，パラメータ抽出におけるグルーピング
○佐藤修平・寺田和夫・寺内衛（広島市立大）