１．9:30-9:35
モデリング委員会から
小田中紳二（阪大）

(以下招待講演)
午前 座長　　岡秀樹（富士通）

２. 9:35-10:10
CMOS微細化の現状と課題
○石丸一成（（株）東芝　セミコンダクター社、SoC研究開発センター）

３. 10:10-10:45
SOI MOSFETの物理モデルと性能課題について
○大村泰久（関西大学）

４. 10:45-11:20
完全空乏型SOI及びひずみSOI CMOSにおけるしきい値制御と短チャネル効果抑制手法
○沼田敏典，水野智久，手塚勉，古賀淳二（MIRAI-ASET、東芝），松沢一也（東芝），高木信一（MIRAI-ASET，東芝（現　MIRAI-AIST、東大））

昼食　11:20－12:45

午前(1) 座長　佐野伸行（筑波大）

５. 12:45-13:20
SiGe チャネルを用いたヘテロ構造 CMOS
○高木 剛、空田晴之、井上彰、川島良男、岩永順子、川島孝啓、片山幸治、原義博、浅井明
（松下電器産業株式会社 先行デバイス開発センター）

６. 13:20-13:55
ひずみSi-pMOSFETのサブバンド構造計算と反転層移動度のシミュレーション
○鎌倉良成、中辻広志、内田雅也、谷口研二（大阪大学大学院工学研究科）

休憩　13:55-14:10

午後(2) 座長　石川清志（ルネサステクノロジ）

７．14:10-14:45
High-k CMOSの現状と今後の展望
○北島洋（半導体先端テクノロジーズ）

８．14:45-15:20
モンテカルロシミュレータによる高誘電体でのゲート電流解析
○大倉康幸　鈴木爾 （半導体先端テクノロジーズ第二研究部）

休憩　15:20-15:35

午後(3) 座長　福田浩一（沖電気）

９. 15:35-16:10
3次元プロセス・デバイスシミュレータを用いたFinFETの設計
○近藤正樹、勝又竜太、青地英明、浜本毅司、伊藤早苗、青木伸俊、和田哲典
（東芝セミコンダクター社SoC研究開発センター）

１０． 16:10-16:45
離散的不純物分布とLERに起因する微細MOSFET真性ばらつきの３次元原子レベルプロセスデバイスシミュレーション
○羽根正巳、江崎達也（NECシリコンシステム研究所），池澤健夫(NEC情報システムズ(株))