1.1
10:00-10:30
「VLSIシンポジウム2004レビュー」
木村紳一郎　(株)日立製作所中央研究所

1.2
10:30-11:00
「高性能・高信頼性を有する低消費電力65nm-node用Poly-Si/a-Si/HfSiON構造トランジスタ技術」
安田有里、君塚直彦、岩本敏幸*、藤枝信次*、小倉　卓*、辰巳　徹*、山本一郎、伊藤和幸、渡辺啓仁*、山縣保司、今井清隆
NECエレクトロニクス　先端デバイス開発事業部、*NEC　システムデバイス研究所

1.3
11:00-11:30
「既存の0.15um DRAMプロセスを用いた、セル面積 0.98 um2のソフトエラーフリー、低消費、低コストなsuperSRAM」
藤井康博、石垣佳之、細川智広、出井誠、牧幸生、西田彰男、井筒隆、中嶋泰、豊田類、古賀剛、一法師隆志、小西康弘、木原雄治
株式会社ルネサステクノロジ 生産本部ウェハプロセス技術統括部第三デバイス開発部

1.4
11:30-12:00
「高密度SoCにむけた新縦型多結晶シリコンMOSFET」
松岡秀行、峰利之、中里和郎＊）、茂庭昌弘＊＊）、高橋保彦＊＊）、松岡正道＊＊）、茶木原啓＊＊）、藤元章＊＊＊）、奥山幸祐**)
日立製作所　中央研究所、＊）日立ヨーロッパ、現名古屋大大学院、＊＊）ルネサステクノロジ、＊＊＊）ルネサステクノロジ、現大阪工大

昼休み

2.1
13:10-13:40
「高集積メモリ－混載45nmCMOSプラットホーム技術（CMOS6）」
岩井正明*、大石周、佐貫朋也、竹川陽一、菰田泰生、森政幸夫、石丸一成、高柳万里子、江口和弘、松下大介、村岡浩一、須之内一正、松岡史倫、野口達夫
東芝セミコンダクター社　システムLSI第一事業部　システムLSIデバイス開発技術部

2.2
13:40-14:10
「hp22nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術」
安武 信昭
（株）東芝セミコンダクター社 SoC研究開発センター

2.3
14:10-14:40
「基板電圧印加時の信頼性を考慮した低電力65nmCMOS技術」
東郷光洋、深井利憲、中原寧*、小山晋**、真壁昌里子**、長谷川英司**、永瀬正俊**、松田友子**、坂本圭司**、藤原秀二**、後藤啓郎*、山本豊二、最上徹、池田昌弘*、山縣保司*、今井清隆*
NEC　システムデバイス研究所、*NECエレクトロニクス　先端デバイス開発事業部、**NECエレクトロニクス プロセス技術事業部

2.4
14:40-15:10
「45nm世代高性能CMOSFET技術」
大石周、菰田泰生、森政幸夫、佐貫朋也、*山崎博之、濱口雅史、**大内和也、*松尾浩司、*飯沼俊彦、*伊藤貴之、竹川陽一、岩井正明、須之内一正、野口達夫
（株）東芝 システムLSI第一事業所、*プロセス技術推進センター、**SoC研究開発センター

休憩

2.5
15:30-16:00
「MOSFET反転層移動度のストレス依存性評価」
岡垣 健、谷沢元昭、内田哲也、国清辰也、園田賢一郎、五十嵐元繁、石川清志、竹田敏文、Peter Lee、横溝剛一
株式会社ルネサステクノロジ　生産本部ウエハプロセス技術統括部先端デバイス開発部

2.6
16:00-16:30
「局所酸化濃縮により作製されたSiGe-on-Insulator pMOSFETにおける高移動度の実証」
手塚勉、中払周、守山佳彦、杉山直治、*,**高木信一
MIRAI－ASET，*MIRAI-AIST,　**東大院新領域

2.7
16:30-17:00
「High-k/p+ poly
Siゲートのフェルミレベルピニングの物理的起源」
白石賢二(1,2)、山田啓作(3,2)、鳥居和功(4)、赤坂泰志(4)、中島清美(2)、今野充(5)、知京豊裕(2)、北島洋(4)、有門経敏(4)
1 筑波大学・物理学系、2 物質材料研究機構、3 早稲田大学・ナノテクノロジー研究所、4（株）半導体先端テクノロジーズ　（Selete)、5 （株）日立サイエンスシステムズ

2.8 17:00-17:30　「全体討論」

終了後，懇親会