9:50 はじめに
平本俊郎
東京大学生産技術研究所

10:00 Symposiumレビュー,
木村紳一郎,
日立製作所

10:30 Si(110)極薄SOI pMOSFETにおける高移動度の実証,
筒井元、齋藤真澄、平本俊郎
東京大学生産技術研究所

11:00 横方向歪み緩和を利用して作製した高駆動力一軸歪みSGOI p-MOSFETs,
入沢寿史*、沼田敏典*、手塚勉*、臼田宏治*、平下紀夫*、杉山直治*、豊田英二***、高木信一**,****
*MIRAI-ASET, **MIRAI-AIST, ***東芝セラミックス,****東京大学

11:30 50nmゲート長不純物偏析ショットキー・ソース・ドレインMOSFETにおける高速動作実証
木下敦寛
東芝研究開発センターLSI基盤技術ラボラトリー

12:00 昼食

13:00 応力コントロールによる移動度向上・不純物拡散抑制45nmノード用STI技術,
太田和伸、横山孝司、***川崎博久、守屋美夏、金井貞夫、高橋誠司、*佐貫朋也、*蓮見良治、菰口達哉、十河康則、**高須靖夫、**江田健太郎、*大石周、*笠井邦弘、大野圭一、*岩井正明、斎藤正樹、*松岡史倫、長島直樹、*野口達夫、岡本裕
ソニー セミコンダクターソリューションズネットワークカンパニー セミコンダクタテクノロジー開発本部， *東芝セミコンダクター社システムLSI第一事業部， **東芝セミコンダクター社プロセス技術推進センター， ***東芝セミコンダクター社SoC研究開発センター

13:30 STIがsub-50 nm n-MOSFET中のキャリア分布へ及ぼす影響の直接測定,
福留秀暢、籾山陽一*、田川幸雄*、久保智裕*、青山敬幸、有本宏*、奈良安雄,
富士通研究所、*富士通

14:00 ミリ秒アニールを用いた45 nm ノードCMOS向け極浅接合形成プロセスの問題点と最適化，
安達甘奈,　大内和也,　青木伸俊,　辻井秀二,　伊藤貴之*,　糸川寛志*,　松尾浩司*,　須黒恭一*, 本宮佳典**,　玉置直樹**,　石丸一成,　石内秀美,
東芝セミコンダクター社SoC研究開発センター，*東芝セミコンダクター社プロセス技術推進センター，**東芝研究開発センター

14:30 HP CMOSに向けたフルシリサイドゲートの形成方法論,
保坂公彦，倉橋輝雄，川村和郎*，青山敬幸，三島康由，鈴木邦広，佐藤成生
富士通研究所，*富士通

15:00 休憩

15:10 Metal/HfO2 MISFETの電極側HfO2構造の電子移動度への影響,
赤坂泰志*、宮川一弘*、佐々木隆興*、白石賢二**,***、神山聡*、小川修*、大塚文雄*、奈良安雄*
*半導体先端テクノロジーズ（Selete）、**筑波大学、***物質材料研究機構

15:40 HfSiONゲート絶縁膜と基板バイアス効果を用いる超低消費電力65nmノードCMOS技術
君塚直彦、安田有里、岩本敏幸*、山本一郎、高野憲輔、秋山豊、今井清隆
NECエレクトロニクス・先端デバイス開発事業部、*NEC・システムデバイス研究所

16:10 CMOSラッチ回路におけるソフトエラーのレイアウト依存性と65nmテクノロジノード以降のソフトエラーレートのスケーリングトレンド,
福井大伸，濱口雅史，吉村尚郎，親松尚人，松岡史倫，野口達夫，平尾敏雄*，阿部浩之*，小野田忍*，山川猛*，若狭剛史*，神谷富裕*,
東芝セミコンダクター社、*日本原子力研究所

16:40 総合討論