2005年9月26日(月), 27日(火) 13:00-16:25, 10:00-16:40

第74回 研究集会

開催場所

機械振興会館 地下3F 研修1号室

〒105-0011 東京都港区芝公園3-5-8
交通手段 地下鉄神谷町下車徒歩10分
テーマ 「プロセス・デバイス・回路シミュレーションおよび一般」特集
参加費 分科会員 2,000円 非分科会員 4,000円
担当 モデリング研究委員会
共催 電子情報通信学会 シリコン材料・デバイス研究会(SDM) 電子情報通信学会 VLSI 設計技術研究会(VLD)

プログラム

9月26日(月) 13:00~16:25

13:00-13:45
フェロー記念講演 (サブタイトル未定)
○吉村 猛(早稲田大学)

13:45-14:00 休憩(15分)

14:00-14:25
簡単な差動電圧比較回路
○Christopher Ntyangiri・範公可(電気通信大学)

14:25-14:50
New Low Power Consuming Reduced Clock Swing Flip-flop Circuit
○ Muhammad Yazid(東京大学)

14:50-15:10 休憩(20分)

15:10-15:35
SPICEに容易に実装できる効率的なホモトピー法
○ 山村清隆・黒木渉・井上靖秋(中央大学, 早稲田大学)

15:35-16:00
90nm ノード AG-AND フラッシュメモリのためのソースサイド注入書込みのコンパクトモデリング ○園田賢一郎・鳴海俊一・谷沢元昭・石川清志・栄森貴尚・大路譲・倉田 英明(ルネサステクノロジ,日立製作所)

16:00-16:25
遺伝的アルゴリズムを用いたSPICEモデルパラメータの抽出
○馬場俊祐・行方潤也・村瀬大輔・和田哲典(半導体先端テクノロジーズ)

9月27日(火) 10:00~16:40

10:00-10:25
ロードマップから見たTCAD
○和田哲典(半導体先端テクノロジーズ)

10:25-10:50
インバースモデルシステムの開発と2次元プロファイル抽出
○小松原弘毅・筒井将史・和田哲典(半導体先端テクノロジーズ)

10:50-11:15
ゲート界面のポテンシャルのゆらぎに起因するトランジスタ特性のばらつき解析
○芦澤芳夫・岡秀樹(富士通研)

11:15-11:40
誘電体隔壁付き電界放出型電子源のシミュレーションによる動作特性評価
○村島健介・小宮健治・大村泰久(関西大学)

11:40-13:00 昼休み(80分)

13:00-13:25
電流方向を考慮した,歪みSiデバイスのスケーリングに関する検討
○田辺亮・山崎隆浩・芦澤芳夫・岡秀樹(富士通研)

13:25-13:50
ナノスケールMOSFETの電流駆動力に関するキャリア散乱の影響
◯土屋英昭・小田梓・藤井一也・三好旦六(神戸大学)

13:50-14:15
空間的または時間的に一様でない系におけるトンネリングのシミュレーション
酒井敦・○鎌倉良成・谷口研二(大阪大学)

14:15-14:40
量子効果シミュレーションにおける表面電子密度の検討
○ 高荷敏行・鳥谷部達(東洋大学)

14:40-15:00 休憩(20分)

15:00-15:25
Density Gradient法を用いたMOSFET、DGSOI、TriGateSOIの計算
○高篠裕行・大倉康幸・遠田利之・和田哲典(Selete)

15:25-15:50
SOI構造における音響フォノン散乱
○森伸也・宇野重康(クレアモント大学院大学,大阪大学)

15:50-16:15
強反転領域におけるSGTの移動度増加
○坂本渉・羽田秀生・桜庭弘・中村広記・舛岡富士雄(東北大学)

16:15-16:40
Surrounding Gate Transistorにおける量子効果を考慮したC-V特性のウェハ面方位依存性
○羽田秀生・坂本渉・イリヤ・ペシック・中村広記・桜庭弘・舛岡富士雄(東北大学)

このページの上部へ