9月25日(月) 午後 （13：30～16：15）

(1) 13:30 - 13:55
Sensitivity of CMOS Image Sensor and Scaling
○Kim YunKyung・Makoto Ikeda・Kunihiro Asada（Univ. of Tokyo）

(2) 13:55 - 14:20
クロックスケジューリングを用いたLSIのピーク電力削減手法
○高橋洋介・高橋篤司（東工大）

(3) 14:20 - 14:45
SRAM回路の３次元Mixed Modeシミュレーションによるスケーリングの検討
○田辺　亮・芦澤芳夫・岡　秀樹（富士通研）

(4) 14:45 - 15:10
［招待講演］2006 DAC 報告　～低消費電力設計技術～
○栗山 茂（STARC）

－－－　休憩　（ 20分 ）　－－－

(5) 15:30 - 16:15
［フェロー記念講演］LSIのレイアウトCADアルゴリズムの概要と他分野への応用
○北澤仁志（東京農工大）

9月26日(火) 午前 （10：00～11：40）

(6) 10:00 - 10:25
動的再構成メモリを用いた遺伝的アルゴリズム専用プロセッサ
○塚原彰彦・金杉昭徳（東京電機大）

(7) 10:25 - 10:50
離散的な不純物の扱いに関する基礎的検討
○芦澤芳夫・岡　秀樹（富士通研）

(8) 10:50 - 11:15
ばらつき因子の大域的な同定と統計的ワーストケースモデルの生成方法について
○永久克己・岡垣　健・谷沢元昭・石川清志・土屋　修（ルネサス）

(9) 11:15 - 11:40
ランダム・テレグラフ・シグナルによるMOSFETのしきい値電圧変動量に対する離散不純物効果のモデリング
○園田賢一郎・石川清志・栄森貴尚・土屋　修（ルネサステクノロジ）

－－－　昼食　（ 80分 ）　－－－

9月26日(火) 午後 （13：00～16：40）

(10) 13:00 - 13:25
3次元プロセスデバイスシミュレーションによるBulk-FinFETの駆動電流の改善
○金村貴永・泉田貴士・青木伸俊・近藤正樹・伊藤早苗・遠田利之・岡野王俊・川崎博久・八木下淳史・金子明生・稲葉　聡・中村光利・石丸一成・須黒恭一・江口和弘・石内秀美（東芝）

(11) 13:25 - 13:50
High-k Gate絶縁膜を持つUnderlap Single-Gate極薄SOI MOSFETのデバイス特性とばらつきの抑制
○吉岡由雅・大村泰久（関西大）

(12) 13:50 - 14:15
32nmノードMOSFETのための非対称Raised Source/Drain Extension構造の提案　～ 究極のプレーナー型MOSFET ～
○井本　努・舘下八州志・小林敏夫（ソニー）

－－－　休憩　（ 20分 ）　－－－

(13) 14:35 - 15:00
極薄シリコン層を有するSOI MOSFETにおける(001)面及び(111)面のフォノン散乱電子移動度のモデル
○山村　毅・佐藤伸吾・大村泰久（関西大）

(14) 15:00 - 15:25
ナノスケールMOSFETのバリスティック輸送特性
○土屋英昭・藤井一也・森　隆志・三好旦六（神戸大）

(15) 15:25 - 15:50
歪領域を含むシリコンナノ構造におけるバリスティック電流の計算
○三成英樹・森　伸也（阪大）

(16) 15:50 - 16:15
Quantum Electron Transport Modeling in Nano-Scale Devices Based on Multiband Non-Equilibrium Green's Funtion Method
○Helmy Fitriawan・相馬 聡文・小川真人・三好旦六（神戸大）

(17) 16:15 - 16:40
反転層量子化サブバンドとチャネル方向依存性を考慮した歪Si-MOSFETのフルバンドモンテカルロシミュレーション
○羽根正巳（NEC）・池澤健夫・河田道人（NEC情報システムズ）・江崎達也（広島大）・山本豊二（MIRAI）