第95回 研究集会
開催場所
東京大学生産技術研究所 An棟 3階 大会議室
〒153-8505 東京都目黒区駒場4-6-1生産技術研究所は，駒場リサーチキャンパス内にあります 教養学部のキャンパスとは異なります．webで場所をお確かめください（右上のAccess Mapをクリック，さらにキャンパスマップをクリック）
生産技術研究所の「An棟」に入りエレベータで3階にお上がり下さい web上の地図では「A棟」となっていますが同じ建物です
最寄り駅：井の頭線 駒場東大前駅
小田急線 東北沢駅
小田急線・地下鉄千代田線 代々木上原駅
電話番号：03-5452-6264（平本研究室） http://www.iis.u-tokyo.ac.jp/
| テーマ | 最先端CMOS技術（VLSIシンポジウム特集） |
|---|---|
| 担当 | ULSIデバイス研究委員会 |
プログラム
1. (9:50-10:00)
○はじめに
○平本俊郎（東京大学生産技術研究所）
2. (10:00-10:30)
○VLSIテクノロジーシンポジウム2007を振り返って
○最上 徹((株)半導体先端テクノロジーズ)
3. (10:30-11:00)
○High-k FETの移動度・オン電流向上のための歪みエンジニアリング
○齋藤真澄、小林茂樹、内田建
○株式会社東芝 研究開発センター LSI基盤技術ラボラトリー
4. (11:00-11:30)
○レーザースパイクアニールを用いた新しい接合形成技術による45nmノードHPCMOSデバイスの高性能化
○山本知成、久保智裕*、助川孝江*、片上朗、島宗洋介、田村直義、大田裕之、 宮下俊彦、佐藤成生、加勢正隆*、杉井寿博
○富士通研究所、*富士通
5. (11:30-12:00)
○積層フェリ構造を持つフリー層を備えたSPRAMのリードディスターブ耐性と書き込み電流のばらつきの低減
○三浦勝哉1、河原尊之2、竹村理一郎2、早川純1,3、池田正二3、佐々木 龍太郎3、 高橋宏昌1,2、松岡秀行1、大野英男3
○1. 日立製作所基礎研究所 2. 日立製作所中央研究所 3. 東北大学電気通信研究所
昼食 12:00 - 13:00
6. (13:00-13:30)
○ストレス技術を加えた不純物偏析Schottkyソース/ドレイントランジスタを用いた0.7VにおけるSRAM特性
○小野田裕之、宮下桂、中山武雄、木下朋子、西村尚志、東篤志、山田誠司、松岡史倫
○株式会社東芝 セミコンダクター社
7. (13:30-14:00)
○SMT技術を用いた45nm世代CMOSにおける高出力・低消費電力化技術
○英保亜弓、佐貫朋也、森藤英治、岩本敏幸(※2)、須藤学(※1)、深作克彦(※3)、太田和伸(※3)、澤田達郎、藤井修、新居英明、東郷光洋(※2)、大野圭一(※3)、吉田健 司、津田博志(※2)、伊藤貴之(※1)、塩崎靖範(※1)、藤井宣年(※3)、山崎博之(※ 1)、中澤正志(※3)、岩佐 誠一(※1)、村松諭(※2)、長岡弘二郎(※3)、岩井正明、池 田昌弘(※2)、斉藤正樹(※3)、成瀬宏(※1)、榎本容幸(※3)、北野友久(※2)、山田誠 司、今井清隆(※2)、長島直樹(※3)、桑田孝明(※2)、松岡史倫
○株式会社東芝 セミコンダクター社 システムLSI事業部 株式会社東芝 セミコンダクター社 プロセス技術推進センター※1 NECエレクトロニクス株式会社※2 ソニー株式会社※3
8. (14:00-14:30)
○レイアウトに依存したMOSFETの特性変動の解析とモデリング
○津野 仁志、安西 邦夫、松村 正雄、南 里江、本庄 亮子、小池 洋、樋浦 洋平、竹尾 明、傅 頴詩、福崎 勇三、菅野 道博、安斎 久浩、長島 直樹
○ソニー(株) 半導体事業本部 セミコンダクタテクノロジー開発本部
9. (14:30-15:00)
○45nm高性能SoC向け 0.246um2 6T-SRAMのセルレイアウト設計手法
○森本類1、木村泰己2、岡山康則2、平井友洋4、前田英訓1、大島恭介1、渡辺竜太2、福井大伸2、角田裕也2、東郷光洋4、星野隆明3、島崎一浩3、中澤正志1、中澤圭一1、高須康夫2、山崎博之2、猪熊英樹2、谷口修一2、藤巻剛2、山田雅基2、渡辺晋4、村松 諭4、岩佐誠一2、長岡弘二郎1、三本木省次2、岩本敏幸4、新居英明2、十河康則1、 大野圭一1、吉田健司2、須之内一正2、池田昌弘4、岩井正明2、北野友久4、成瀬宏2、榎本容幸1、今井清隆4、山田誠司2、斉藤正樹1、桑田孝明4、松岡史倫2、長島直樹1
○1 ソニー株式会社 半導体事業本部 セミコンダクターテクノロジー開発部門 2 東芝株式会社 3 東芝マイクロエレクトロニクス株式会社 4 NECエレクトロニクス株式会社
休憩 15:00-15:20
10. (15:20-15:50)
○ボディー電位制御技術を適用した32nm向けロバストSOI SRAM設計
○平野有一1、辻内幹夫1、石川晃三2、篠原博文1、寺田隆司1、牧幸生1、 岩松俊明1、永久克己1、内田哲也1、大林茂樹3、新居浩二3、塚本康正3、薮内誠3、一法師隆志4、尾田秀一1、井上靖朗1
○（株）ルネサステクノロジ 1. 先端デバイス開発部 2. ルネサスセミコンダクタエンジニアリング 3. 設計基盤開発部 4. ＭＳＩＧデバイス開発部
11. (15:50-16:20)
○65nm世代トランジスタの特性ばらつきと抽出方法
○菅野 道博、澁谷 明、松村 正雄、田村 一裕、津野 仁志、森 茂貴、福崎 勇三、牛膓 哲雄、安斎 久浩、長島 直樹
○ソニー株式会社 半導体事業本部 セミコンダクタテクノロジー開発部門
12. (16:20-16:50)
○真性ばらつきの包括的物理／統計モデリングに基づくSRAM歩留り解析
○宮村 信(1)、深井 利憲(2)、池澤 健夫(3)、上野 隆一(3)、竹内 潔(1)、羽根 正巳(1)
○(1)NEC・デバイスプラットフォーム研究所 (2)NECエレクトロニクス (3)NEC情報システムズ
13. 総合討論(16:50-17:10)