1. (9:30-9:40)
はじめに
平本俊郎（東京大学生産技術研究所）

2. (9:40-10:10)
●「IEDM2007を振り返って」
高木信一
東京大学

3. (10:10-10:40)
●「high-k MOSFETに固有な移動度劣化機構の提案」
太田裕之¹、平野晃人²、渡邉幸宗²、安田直樹²、岩本邦彦²、秋山浩二²、岡田健治²、右田真司¹、生田目俊秀²、鳥海明^1,3
１半導体MIRAI-産総研ASRC, ２半導体MIRAI-ASET, ３ 東大工

4. (10:40-11:10)
●「膜厚4nm以下の(110)面極薄SOIシングルゲート/ダブルゲートn/pMOSFETにおける一軸引っ張り歪みによる移動度向上」
清水健，平本俊郎
東京大学生産技術研究所，東京大学CINQIE

5. (11:10-11:40)
●「10nm以下の極薄膜ダブルゲートSOI p-FETにおける高移動度の実証　-軽い正孔バンドの役割と一軸性応力エンジニアリングとの整合性-」
小林茂樹、齋藤真澄、内田建
株式会社東芝, 研究開発センター

昼食 11:40 - 12:40

6. (12:40-13:10)
●「トランジスタ領域毎に最適化された複数歪技術を用いる45nm世代高性能・低リーク　バルクロジックプラットフォーム技術」
宮下俊彦，池田圭司，金永ソク，山本知成，三本杉安弘，落水洋聡，迫田恒久，奥野昌樹，南方浩志，大田裕之，早見由香，*大越克明，島宗洋介，*福田真大，*畑田明良，*岡部堅一，*久保智裕，*田島貢，*山本智彦，*武藤英児，*大和田保，中村誠，*澤田豊治，*長山準，*森年史，倉田創，助川和雄，筑根敦弘，*山口清一郎，池田和人，*加勢正隆，佐藤成生，杉井寿博
富士通研究所, *富士通

7. (13:10-13:40)
●「不純物閉じ込め層（DCL）を有するサブ40nm高性能CMOS特性」
大田裕之，田村直義，福留秀暢，*田島貢，*岡部堅一，*畑田明良，池田圭司，*大越克明，*森年史，助川和雄，佐藤成生，杉井寿博
富士通研究所, *富士通

8. (13:40-14:10)
●「ダマシンゲートプロセスを用いたtop-cutデュアルストレスライナーを有する高性能Metal/High-k Gate MOSFET」
黛哲，王俊利, 山川真弥, 舘下八州志, 平野智之, 中田征志, 山口晋平, 山本雄一, 宮波勇樹, 押山到, 田中和樹, 田井香織, 小川浩二, 釘宮克尚, 長濱嘉彦, 萩本賢哉, 山本亮, 神田さおり, 長野香, 若林整, 田川幸雄, 塚本雅則, 岩元勇人, 齋藤正樹, 門村新吾, 長島直樹
ソニー(株) セミコンダクタテクノロジー開発本部

9. (14:10-14:40)
●「三次元ＮＡＮＤフラッシュメモリに最適な縦型アレイデバイス開発」
福住嘉晃、勝又竜太、鬼頭傑、木藤大、佐藤充、田中啓安、永田祐三*、松岡泰之、岩田佳久、青地英明、仁田山晃寛
株式会社東芝　セミコンダクター社, 半導体研究開発センター, *東芝情報システム株式会社

休憩　14:40-14:50

10. (14:50-15:20)
●「新規格化法を用いたファブ／テクノロジ／水準間比較によるランダムしきい値ばらつき評価」
竹内潔^(1,2)、深井利憲⁽¹⁾、角村貴昭⁽¹⁾、アリフィン・タムシル・プトラ⁽³⁾、西田彰男⁽¹⁾、蒲原史朗⁽¹⁾、平本俊郎^(1,3)
(1)MIRAI-Selete, (2)NEC, (3)東京大学

11. (15:20-15:50)
●「インバータ速度制御、低Vthバラツキを可能にする薄膜BOX-SOIデュアル・バックバイアス制御技術」
土屋龍太^1,2,石垣隆士², 森田祐介², 山岡雅直², 岩松俊明¹, 一法師隆志¹, 尾田秀一¹, 杉井信之², 木村紳一郎², 伊藤清男², 井上靖朗¹
1(株)ルネサステクノロジ 先端デバイス開発部, 2(株)日立製作所 中央研究所

12. (15:50-16:20)
●「32 nmノード以降に向けたFinFET SRAMセルのDC特性ばらつき」
稲葉聡、川崎博久、岡野王俊、泉田貴士、八木下淳史*、金子明生*、石丸一成、青木伸俊、豊島義明
株式会社東芝　セミコンダクター社, 半導体研究開発センター, *プロセス技術推進センター

13. (16:20-16:50)
総合討論