1. (10:00-10:05)
開会の挨拶

2. (10:05-10:50)
《基調講演》シリコンチップ光配線
大橋 啓之（MIRAI-Selete / NEC）

3. (10:50-11:20)
低環境負荷型Cuコンタクト界面洗浄プロセスの構築
大口 寿史, 魚住 宜弘, 松村 剛, 吉水 康人, 中嶋 崇人, 冨田 寛（東芝セミコンダクター社）

4. (11:20-11:50)
32nm世代以降の高信頼多層配線に向けた超薄膜バリア技術
清水 紀嘉、工藤 寛、羽根田 雅希、落水 洋聡、筑根 敦弘、岡野 俊一、大塚 信幸、砂山 理江、鈴木 貴志、北田 秀樹、田平 貴裕、二木 俊郎、杉井 寿博、酒井 久弥¹、天利 聡¹、松山 英也¹（富士通研、1富士通）

5. (11:50-12:20)
Low-kキャップ(k=3.1)を用いた低コスト・高性能Cu配線(keff=2.75)
植木 誠、山本 博規、伊藤 文則、川原 潤、多田 宗弘、竹内 常雄、齋藤 忍、古武 直也、小野寺 貴弘、林 喜宏（NEC）

■　昼食 12:20 - 13:20

6. (13:20-13:50)
高空孔率（50%）高強度(9GPa)自己組織化ポーラスシリカ膜を用いた32nmノードLSI向け超低誘電率膜（k=2.1）Cuダマシン多層配線
隣 真一、木下 啓藏、中山 貴博¹、高村 一夫²、田中 博文²、平川 正明¹、曽田 栄一、清野 豊³、秦 信宏³、吉川 公麿⁴、斎藤 修一（Selete、1アルバック、2三井化学、3産総研、4広島大学/産総研）

7. (13:50-14:20)
陽電子消滅法を用いたポーラスLow-k膜の空孔連結性と吸湿特性の相関
伊藤 文則、竹内 常雄、山本 博規、林 喜宏、大平 俊行¹、鈴木 良一¹（NEC、1産総研）

8. (14:20-14:50)
ビア付Cu配線のTDDB信頼性予測
宮崎 博史、児玉 大介、鈴村 直仁（ルネサステクノロジ）

■　休憩　14:50-15:10

9. (15:10-15:40)
多層銅配線とハイブリッドLow-k構造（porous-PAr/porous-SiOC(k=2.3/2.3) ）を用いた密着性の研究と密着性エネルギーの改善
宇佐美 達矢、田上 政由、渡邊 桂¹、亀嶋 隆季²、増田 秀顕¹、島田 美代子¹、側瀬 聡文¹、香川 恵永²、中村 直文¹、宮島 秀史¹、成瀬 宏¹、榎本 容幸²、北野 友久、関根 誠（NECエレクトロニクス、1東芝、2ソニー）

10. (15:40-16:10)
自己組織化ウェーハ張り合わせによる三次元集積化技術
小柳 光正、福島 誉史、田中 徹（東北大学）

11. (16:10-16:40)
高Q値ＷＬＰインダクタおよびその5.8GHz帯LC型電圧制御発振器への応用
畠山 英樹^1,3、岡田 健一¹、大橋 一磨¹、伊籐 雄作¹、上道 雄介²、小澤 直行²、 佐藤 正和²、相沢 卓也²、伊籐 達也²、山内 良三³、益 一哉¹（1東京工業大学、2フジクラ電子デバイス研究所、3フジクラ）

12. (16:40-16:45)
閉会の挨拶