第3回 研究集会
LSIの性能向上とチップシュリンクへの加速度的な要求に応えるために、MOSFETのゲート電極寸法は、近年、微細化の歩みを速めている。しかし、ゲート電極寸法が 0.2μｍ程度になると、キャリヤの速度飽和や、ソース・ドレインの浅接合化に伴う拡散層抵抗の増加など、MOSFETの性能を阻害する要因が顕著になる。これに、配線の微細化による寄生抵抗や線間容量の増加が加われば、微細化のメリットは消滅してしまう。このような背景から、配線技術への期待は大きく、また、期待に応える可能性を持った新技術が登場しており、 LSIプロセスデバイス技術において、もっともホットな分野になっている。今回の研究会では、Cu配線と低誘電率層間膜に中心を置き、その周辺技術としてのプラグ技術、 CMP技術、酸化膜加工技術までをカバーする。また、Cu配線とはライバル関係（？）にあるAl配線に関しても、現状と将来性を議論する。
開催場所
東京農工大学 １１号館 ５階 多目的会議室
| テーマ | 多層配線技術 |
|---|---|
| オーガナイザー | 木村 紳一郎（株式会社日立製作所） |
プログラム
１．デバイスから眺めた配線･インタコネクト技術への期待（9:00～9:20）
日立製作所中央研究所
木村紳一郎
２．配線のスケーリング指針 －LSIチップレベルモデルを用いた配線スケーリング－（9:20～9:50）
松下電子工業(株)プロセス開発センター
山下恭司、小田中紳一
３．Optimizing Multilevel Interconnect Schemes to Meet LSI Targets（9:50～10:20）
(株)東芝 マイクロエレクトロニクス研究所
M.B.Anand
４．Al配線モジュール技術の現状と課題（10:20～10:50）
三菱電機株式会社 ULSI技術開発センター
高田佳史、大崎明彦、三好寛和
５．高信頼性Cu配線形成技術（11:10～11:40）
沖電気工業(株) 超LSI研究開発センター
阿部一英、原田裕介、鉄田博
６．低誘電率層間絶縁膜のプラズマCVD成長技術（13:00～13:30）
日本電気株式会社シリコンシステム研究所、ULSIデバイス開発研究所
遠藤和彦、辰巳徹、松原義久、井口学、堀内忠彦
７．新しい低誘電率有機シリカ膜 －物性(熱伝導性、密着性、加工性、耐酸化性)改善に向けて－（13:30～14:00）
東京工業大学工学部
菅原聡、宇佐見浩一、松村正清
８．低誘電率層間絶縁膜エッチング（14:00～14:30）
ソニー(株) SC. 超LSI研究所
門村新吾、深沢正永、長谷川利昭、青山純一
９．メタルCMP技術（14:30～15:00）
NEC ULSIデバイス開発研究所
久保亨、鈴木三恵子、隣真一
１０．viaコンタクト技術（15:15～15:45）
富士通株式会社 ULSI開発部
細田勉
１１．Al及びCu配線の信頼性課題（15:45～16:15）
日立製作所 中央研究所
日野出憲治、武田健一
１２．パネル討論（16:15～17:30）
懇親会（17:30～19:00）